【数据表特点低相位噪声，快速建立， 6 GHz的PLL频率合成器ADF4196概述该ADF4196频率】,IC型号ADF4196,ADF4196 PDF资料,ADF4196经销商,ic,电子元器件-51电子网

数据表

特点

低相位噪声，快速建立， 6 GHz的

PLL频率合成器

ADF4196

概述

该

ADF4196

频率合成器可以用于实现

本地振荡器（ LO）中的上变频和下变频

无线接收机和发射机的部分。它的结构是

专门设计来满足GSM / EDGE的锁定时间要求一

ments为基站，并且所述快速建立特性使

ADF4196

适于脉冲多普勒雷达应用程序。

该

ADF4196

包括一个低噪声数字鉴频鉴相

检测器（ PFD）和精密差分电荷泵。

差分放大器转换成所述差分电荷泵

输出到一个单端电压控制的外部电压

振荡器（VCO）。 Σ-Δ （ Σ - Δ ）的分数间

polator ，与N分频器的工作，允许可编程模数

小数N分频。此外， 4位参考（R） - 反

和片内倍频器允许可选的参考信号

（ REF

）频率在PFD输入端。

一个完整的锁相环（ PLL ），可如果实施

合成器与外部环路滤波器和压控振荡器。该

交换结构确保PLL内平息

GSM时隙保护期间，不再需要第二个

PLL和相关的隔离开关。这降低了成本，

复杂， PCB面积，屏蔽和表征发现

以前的乒乓GSM PLL结构。

快速建立，小数N分频PLL架构

单PLL代替乒乓合成

在整个GSM频段的5微秒与相频跳落户

在20微秒

在4 GHz射频输出1度的均方根相位误差

数字可编程输出相位

RF输入范围高达6GHz

3线串行接口

片上低噪声差分放大器

功德的相位噪声图： -216 dBc的/赫兹

应用

GSM / EDGE基站

小灵通基站

脉冲多普勒雷达

仪表和测试设备

波束成形/相控阵系统

功能框图

SDV

SET

参考

4位R

计数器

分频器

SW1

CHARGE +

泵=

OUT +

OUT-

SW2

CMR

迪FF erential

扩音器

–

AIN-

AIN +

OUT

N计数器

部分的

插

CLK

数据

24-BIT

数据

SW3

IN +

IN-

分数

REG

系数

REG

整

REG

REF

×2

倍

DGND

产量

MUX

相

频率

探测器

–

高-Z

锁定检测

MUX

OUT

DIV

ADF4196

09450-001

GND

图1 。

版本B

信息ADI公司提供的被认为是准确和可靠。然而，没有

责任承担ADI公司供其使用，也为专利或其他任何侵权行为

第三方可能导致其使用的权利。规格如有变更，恕不另行通知。没有

获发牌照以暗示或其他方式ADI公司的任何专利或专利权。

商标和注册商标均为其各自所有者的财产。

一个技术的方式， P.O. 9106箱，诺伍德，MA 02062-9106 ， U.S.A.

联系电话： 781.329.4700

www.analog.com

传真： 781.461.3113

ADF4196

特点................................................. ............................................. 1

应用................................................. ...................................... 1

概述................................................ ......................... 1

功能框图............................................... ............... 1

修订历史................................................ ............................... 2

规格................................................. .................................... 3

时序特性................................................ ................ 4

绝对最大额定值............................................... ............. 5

热阻................................................ ...................... 5

晶体管数量................................................ ........................... 5

ESD注意事项................................................ .................................. 5

引脚配置和功能说明............................. 6

典型性能特征............................................. 8

工作原理............................................... ....................... 11

概述................................................ ................... 11

参考输入................................................ ........................... 11

RF输入级............................................... .............................. 11

PFD和电荷泵.............................................. ................ 12

差分电荷泵............................................... .......... 12

快速锁定超时计数器.............................................. ....... 12

差分放大器................................................ ................ 13

MUX

OUT

和锁定检测............................................... .......... 13

数据表

输入移位寄存器............................................... ..................... 13

注册地图................................................ ................................... 14

FRAC / INT寄存器（ R0 ）锁存地图....................................... 15

MOD / R寄存器（ R1 ）锁存地图......................................... ... 16

相位寄存器（ R2 ）位锁存地图.......................................... 17

功能寄存器（ R3 ）锁存地图........................................... 18

电荷泵寄存器（ R4 ）锁存地图.................................. 19

省电寄存器（ R5 ）位图........................................ 20

复用寄存器（ R6）锁存地图和真值表..................... 21

编程ADF4196 ............................................... ........... 22

样例................................................ ........................ 22

推动机制................................................ ....................... 22

上电初始化.............................................. ............... 23

改变PLL的频率和相位查找

表................................................. ............................................ 23

应用信息................................................ .............. 25

本地振荡器的GSM基站................................. 25

接口................................................. .................................. 27

PCB设计指南............................................... .............. 27

外形尺寸................................................ ....................... 28

订购指南................................................ .......................... 28

修订历史

12月11日 - 修订版。 A到版本B

改变图10，图11 ，图13 ，和

图14 ................................................ ............................................ 9

变化图31 .............................................. ......................... 17

10月11日 - 修订版A ：最初的版本

版本B |页28 2

数据表

特定网络阳离子

ADF4196

1 ， DV

2 ， DV

3 = SDV

= 3 V ± 10%; V

1, V

2 = 5 V ± 10%; V

3 = 5.35 V± 5 ％ ;一

GND

1, A

GND

2 = D

GND

1, D

GND

2, D

GND

3 = 0 V;

SET

= 2.4 kΩ的; dBm的简称50 Ω ;牛逼

= T

民

给T

最大

中，除非另有说明。工作温度范围= -40 ° C至+ 85°C 。

表1中。

参数

射频特性

RF输入频率（ RF

IN-

)

RF输入灵敏度

最大允许预分频器输出

频率

REF

特征

REF

输入频率

REF

边沿转换速率

REF

输入灵敏度

REF

输入电容

REF

输入电流

相位检测器

鉴相器频率

电荷泵

上/下

高价值

低价值

绝对精度

SET

范围

三态泄漏

向上与向下匹配

与V

与温度的关系

差分放大器

输入电流

输出电压范围

VCO调谐范围

输出噪声

逻辑输入

输入高电压，V

输入低电压，V

输入电流I

INH

, I

INL

输入电容，C

逻辑输出

输出高电压，V

输出低电压，V

电源

1 ， DV

2 ， DV

1, V

（ AV

+ DV

1 ， DV

2 ， DV

3 +

SDV

)

1 + V

掉电

民

0.4

典型值

最大

750

单位

GHz的

DBM

兆赫

测试条件/评论

参见图21输入电路

300

0.7

0到V

±100

兆赫

V / μs的

V P-P

兆赫

对于f > 120兆赫，设置REF / 2位= 1 （寄存器r1 ）

AC耦合

CMOS兼容

6.6

104

0.1

1.4

1.8

1.4

0.7

±1

0.4

2.7

4.5

5.0

5.5

5.65

3.3

3 0.3

3 0.8

纳伏/赫兹÷

SET

= 2.4 k

SET

= 2.4 k

名义上

SET

= 2.4 k

0.75 V ≤ V

≤ V

1, V

2, V

3 1.5 V

0.75 V ≤ V

≤ V

1, V

2, V

3 1.5 V

0.75 V ≤ V

≤ V

1, V

2, V

3 1.5 V

在20 kHz偏置

= 500 A

≤ V

1, V

2 ≤ 5.5 V

1, V

2 ≤ V

3 ≤ 5.65 V

版本B |第28 3

ADF4196

参数

SW1，SW2和SW3的

抗性

SW1与SW2的

SW3

噪声特性

产量

900兆赫

1800兆赫

相位噪声

归一化相位噪声楼

（ PN

SYNTH

)

归一化的1 / f噪声（ PN

1_f

)

数据表

民

典型值

最大

单位

测试条件/评论

108

102

216

110

dBc的/赫兹

在5 kHz偏置和26 MHz的PFD频率

在5 kHz偏置和13 MHz的PFD频率

在VCO输出抖动关闭， PLL环路

带宽= 500千赫

测得在10 kHz偏移，归一化到1 GHz

选择一个预分频值，该值可确保在RF输入端的频率小于最大允许分频器频率（750兆赫）。

REFIN

= 26 MHz的; F

步

= 200千赫; F

= 900 MHz的;环路带宽= 40 kHz的。

REFIN

= 13 MHz的; F

步

= 200千赫; F

= 1800兆赫;环路带宽= 60 kHz的。

该合成器的相位噪声基底估计通过测量带内相位噪声的VCO的输出中减去20的日志（N）（N为N分频器

值）和图10的日志（六

PFD

）。 PN

SYNTH

= PN

合计

- 10日志（F

PFD

） - 20的日志（N）。

该PLL相位噪声是由1 / F（闪烁）噪声加归PLL底噪声。式用于在RF频率计算1 / f噪声的贡献，

，并在偏移的频率f ，通过PN = P给定

1_f

+10日志（10千赫/女） +20日志（六

/ 1千兆赫）。无论是归一化相位噪声层和闪烁噪声建模

的ADIsimPLL 。

时序特性

1 ， DV

2 ， DV

3 = 3 V ± 10%; V

1, V

2 = 5 V ± 10%; V

3 = 5.35 V± 5 ％ ;一

GND

1, A

GND

2 = D

GND

1, D

GND

2, D

GND

3 = 0 V;

SET

= 2.4 kΩ的; dBm的简称50 Ω ;牛逼

= T

民

给T

最大

中，除非另有说明。工作温度= -40 ° C至+ 85°C 。

表2中。

参数

极限

10 ns（最小值）

15 ns（最小值）

10 ns（最小值）

15 ns（最小值）

描述

LE建立时间

DATA到CLK建立时间

DATA到CLK保持时间

CLK高时间

CLK低时间

CLK到LE建立时间

LE脉冲宽度

时序图

CLK

DB23

（MSB）

DB2 （ LSB ）

（控制位C3 ）

DB1 （ LSB ）

（控制位C2 ）

DB0 （ LSB ）

（控制位C1 ）

数据

DB22

09450-002

图2.时序图

版本B |第28 4

数据表

绝对最大额定值

= 25 ℃，除非另有说明。

表3中。

参数

对地

以DV

1 ， DV

2 ， DV

3 ， SDV

1, V

2, V

3接地

1, V

2, V

3 ，以AV

数字I / O电压对地

模拟量I / O电压对地

REF

中，Rf

IN +

中，Rf

IN-

对地

工作温度范围

产业

存储温度范围

最高结温

再溢流焊接

峰值温度

在峰值温度的时间

等级

0.3 V至3.6 V

-0.3 V至+0.3 V

0.3 V至5.8 V

0.3 V到V

+ 0.3 V

0.3 V到V

1, V

2, V

3 + 0.3 V

0.3 V到V

+ 0.3 V

-40 ° C至+ 85°C

-65 ° C至+ 125°C

150°C

260°C

40秒

ADF4196

热阻

被指定为最坏的条件下，也就是说，一个设备

焊在电路板的表面贴装封装。

表4.热阻

套餐类型

32引脚LFCSP封装（桨焊接）

27.3

单位

° C / W

晶体管数量

该器件包括75800金属氧化物半导体（ MOS ）

和545的双极结型晶体管（BJT）。

ESD警告

注意，超出上述绝对最大额定值

可能对器件造成永久性损坏。这是一个应力

只有等级;该器件在这些或任何功能操作

上述其他条件下的作战指示

本规范的部分，是不是暗示。暴露在绝对

最大额定值条件下工作会影响

器件的可靠性。

这个装置是一个高性能的RF集成电路与

的<2千伏ESD额定值，它是ESD敏感。采取适当的

预防措施处理和组装。

版本B |第28 5