【数据表特点小数N /整数N分频PLL合成器ADF4151概述该ADF4151可实现小数N分频或整数N】,IC型号ADF4151BCPZ-RL7,ADF4151BCPZ-RL7 PDF资料,ADF4151BCPZ-RL7经销商,ic,电子元器件-51电子网

数据表

特点

小数N /整数N分频PLL合成器

ADF4151

概述

该

ADF4151

可实现小数N分频或

整数N锁相环（PLL）频率合成器

如果应用一个外部电压控制振荡器（VCO ），

环路滤波器和外部基准频率。

该

ADF4151

用于与外部VCO份并足迹

和软件的兼容

ADF4350.

该部分包括

低噪声数字鉴频鉴相器（PFD）的，精密

电荷泵和可编程参考分频器。有

Σ-Δ型小数插值器，能够实现可编程

小数N分频。该INT ， FRAC和MOD寄存器

定义了一个总N分频器[N = （ INT + （ FRAC / MOD ））。该

RF输出相位是对于要求的应用程序

的输出和之间的一个特定的相位关系

参考。该

ADF4151

还具有周跳减少

电路，从而缩短锁定时间，而无需

修改环路滤波器。

所有片内寄存器均通过简单的3线

界面。器件工作范围的电源

从3.0 V至3.6 V ，可断电时不使用。

该

ADF4151

是采用5 mm ×5 mm封装提供。

小数N分频合成器和整数N分频合成器

射频带宽为3.5 GHz的

3.0 V至3.6 V电源供电

1.8 V逻辑兼容

独立的电荷泵电源（V

）允许扩展的调谐

电压（高达5.5V）在3 V系统

4/5或8/9可编程双模前置分频器

可编程RF输出相位

3线串行接口

模拟和数字锁定检测

交换带宽，快速锁定模式

周跳减少

应用

无线基础设施（W-CDMA ， TD-SCDMA的WiMax ，GSM

PCS ， DCS ， DECT ）

测试设备

无线局域网，有线电视设备

时钟发生器

功能框图

SDV

SET

REF

×2

倍

10位R

计数器

÷2

分频器

LOCK

检测

多路复用器

MUXOUT

开关

CLK

数据

数据寄存器

功能

LATCH

相

比较

收费

泵

OUT

整

REG

分数

REG

系数

REG

三阶

部分的

插

N计数器

–

GND

图1 。

版本B

信息ADI公司提供的被认为是准确和可靠。然而，没有

责任承担ADI公司供其使用，也为专利或其他任何侵权行为

第三方可能导致其使用的权利。规格如有变更，恕不另行通知。没有

获发牌照以暗示或其他方式ADI公司的任何专利或专利权。

商标和注册商标均为其各自所有者的财产。

一个技术的方式， P.O. 9106箱，诺伍德，MA 02062-9106 ， U.S.A.

联系电话： 781.329.4700

www.analog.com

传真： 781.461.3113

10265-001

ADF4151

ADF4151

特点................................................. ............................................. 1

应用................................................. ...................................... 1

概述................................................ ......................... 1

功能框图............................................... ............... 1

修订历史................................................ ............................... 2

规格................................................. .................................... 3

时序特性................................................ ................ 5

绝对最大额定值............................................... ............. 6

晶体管数量................................................ ........................... 6

ESD注意事项................................................ .................................. 6

引脚配置和功能说明............................. 7

典型性能特征............................................. 9

电路说明................................................ ......................... 11

参考输入部分............................................... .............. 11

RF N分频器............................................... ................................ 11

INT ， FRAC ， MOD和R计数器的关系.................... 11

INT N模式............................................... ................................. 11

v计数器................................................ .................................... 11

相位频率检测器（ PFD）和电荷泵............ 11

MUXOUT和锁定检测.............................................. ........ 12

输入移位寄存器............................................... .................... 12

节目模式................................................ .......................... 12

寄存器映射................................................ .............................. 13

寄存器0 ................................................ ..................................... 17

数据表

注册1 ................................................ ..................................... 17

注册2 ................................................ ..................................... 17

注册3 ................................................ ..................................... 19

注册4 ................................................ ..................................... 19

注册5 ................................................ ..................................... 19

初始化序列................................................ .............. 19

RF合成器-A样例...................................... 20

模................................................. ...................................... 20

参考倍增和参考分频器............................. 20

12位可编程模数............................................. ... 20

周跳减少为缩短锁定时间........................... 21

虚假的优化和快速锁定...................................... 21

快速锁定定时器和寄存器序列................................ 21

快速锁定为例............................................. ............... 22

快速锁定环路滤波器拓扑............................................ 22

推动机制................................................ ....................... 22

支线一致性和分数杂散优化........... 23

第一阶段重新同步................................................ ............................... 23

应用信息................................................ .............. 24

直接变频调制器............................................... ... 24

接口................................................. .................................. 25

对于芯片级封装PCB设计指南.................... 25

外形尺寸................................................ ....................... 26

订购指南................................................ .......................... 26

修订历史

12月11日 - 修订版。 A到版本B

更改规范化的1 / f噪声参数，表1 ................. 4

11月11日 - 修订版。 0到版本A

图28 ..............................................变化........................ 23

10月11日 - 修订版0 ：初始版

版本B |页28 2

数据表

特定网络阳离子

ADF4151

VDD

= 3.3 V ± 10%; V

= AV

至5.5 V ;一

GND

= D

GND

= 0 V ;牛逼

= T

民

给T

最大

中，除非另有说明。操作

温度范围为-40 ° C至+ 85°C 。

表1中。

参数

REF

特征

输入频率

输入灵敏度

输入电容

输入电流

RF输入特性

RF输入频率（ RF

)

预分频器输出频率

最大PFD频率

小数N分频模式

低SPUR模式

低噪声模式

整数N分频模式

电荷泵

吸入/源

高价值

低价值

SET

范围

泄漏

水槽和源匹配

与V

与温度的关系

逻辑输入

输入高电压，V

INH

输入低电压，V

INL

输入电流I

INH

INL

输入电容，C

逻辑输出

输出高电压，V

输出高电流，I

输出低电压，V

电源

， SD

VDD

+ AI

DD 2

DD2

低功耗睡眠模式

民

0.7

±60

0.5

3.5

750

B版本

典型值

最大

250

单位

兆赫

V P-P

GHz的

兆赫

条件/评论

对于f < 10兆赫，确保压摆率> 21 V / μs的

偏置AV

对于较低的频率，确保压摆率> 400 V / μs的

-10 ≤- RF输入功率≤ +5 dBm的

兆赫

SET

= 5.1 k

4.5

0.281

2.7

1.5

0.6

±1

5.0

0.4

500

0.4

3.0

5.5

3.6

= V

0.5 V ≤ V

≤ V

0.5 V

0.5 V ≤ V

≤ V

0.5 V

= V

CMOS输出选择

= 500 A

= 5 V

版本B |第28 3

ADF4151

参数

噪声特性

归一化带内相位噪声

地板（ PN

SYNTH

)

归一化的1 / f噪声（ PN

1_f

)

归一化带内相位噪声

地板（ PN

SYNTH

)

归一化的1 / f噪声（ PN

1_f

)

由于PFD杂散信号

频率

数据表

民

B版本

典型值

221

118

220

115

107

最大

单位

dBc的/赫兹

dBc的

条件/评论

PLL环路带宽= 500千赫（ ABP = 3 NS ）

10 kHz偏置。归一化到1千兆赫（ABP = 3纳秒）

PLL环路带宽= 500千赫（ ABP = 6纳秒） ;

低噪声模式

10 kHz偏置;归一化到1千兆赫（ABP = 6纳秒） ;

低噪声模式

PFD = 25 MHz的

AC耦合确保AV

/ 2偏置。

= 25°C ; AV

= 3.6 V ;预分频器= 4/5 ; F

REFIN

= 130 MHz的; F

PFD

= 26 MHz的; F

= 1.742千兆赫。

该合成器的相位噪声基底估计通过测量带内相位噪声的VCO的输出中减去20的日志N（其中N为N分频器

值）和图10的日志F

PFD

。 PN

SYNTH

= PN

合计

- 10日志F

PFD

- 20日志N

该PLL相位噪声是由1 / F（闪烁）噪声加归PLL底噪声。该公式用于计算在一个RF频率的1 / f噪声的贡献（六

)

和在频率偏置量（f ）是由PN = P给定

1_f

+10日志（10千赫/女） +20日志（六

/ 1千兆赫）。无论是归一化相位噪声层和闪烁噪声建模中的ADIsimPLL

寄生于EVAL- ADF4151EB1Z与VCO的输出和RF输入之间的RF缓冲器测量绕过，用罗德&施瓦茨FSUP信号源分析仪。

版本B |第28 4

数据表

时序特性

ADF4151

1 ， AV

2 = DV

VDD

= 3.3 V ± 10%; V

= AV

至5.5 V ;一

GND

= D

GND

= 0 V ;牛逼

= T

民

给T

最大

中，除非另有说明。

工作温度范围为-40 ° C至+ 85°C 。

表2中。

参数

极限（B版）

CLK

单位

ns（最小值）

测试条件/评论

LE建立时间

DATA到CLK建立时间

DATA到CLK保持时间

CLK高时间

CLK低时间

CLK到LE建立时间

LE脉冲宽度

数据

DB31 （MSB）

DB30

DB2 （ LSB ）

（控制位C3 ）

DB1 （ LSB ）

（控制位C2 ）

DB0 （ LSB ）

（控制位C1 ）

10265-002

图2.时序图

版本B |第28 5