a
特点
五参考电平的两个掩模可编程集
双10位DAC的闪烁偏移和范围调整
综合V
COM
开关
单电源供电： 5.0 V
低电源电流： 300安
全球节能模式： 1 A最大
快速建立时间的负荷变化： 20秒
稳定， 20 NF / 100负载
CMOS / TTL电平输入
应用
彩色TFT手机
彩色TFT掌上电脑
V
L
VREF +
10-BIT
V
DD
/2
DAC A
VREF-
V
DD
集成了LCD
灰度发生器
ADD8502
功能框图
REV2
V
DD
VP0
VN0
R
A0
V0
GND
R
VN4
R
VP0
A1
V1
MUX
概述
SCK
接口逻辑
A2
数字
CORE
VP4
动力
保存
逻辑
VN4
R
VP4
A3
V2
该ADD8502是一款集成，精度高，可编程
灰度发生器。两组5输出的基准电压
被屏蔽编程为0.2 ％的分辨率。输出开关
两组的五个级别之间。参考电平选择
从一个512抽头的电阻网络通过掩模使用。
ADD8502包括两个串行寻址的10位数字 -
模拟转换器（DAC ）和5速，低电流缓冲器。
双重DAC的设置施加到电阻器的端点电压
网络调整为闪烁和范围。这两种省电模式
可以降低总电流小于1
A
并配有快速
从关机/休眠模式恢复的时间。该ADD8502
接受CMOS或TTL输入的所有控件，包括
常见的驱动电路的水平。
ADD8502工作在工业温度范围
-40 ° C至+ 85°C ，并提供节省空间的24引脚
4毫米4毫米架构芯片级封装。
D
IN
CS- LD
V3
PSK
VN0
GS1
GS2
V
DD
/2
VREF +
10-BIT
DAC B
VREF-
R
A4
R
R
V4
V
DD
V
COM
逻辑
COM
COM_M
REV1 CM CV4
第0版
信息ADI公司提供的被认为是准确和
可靠的。但是，没有责任承担由Analog Devices其
使用，也不对第三方专利或其他权利的任何侵犯
这可能是由于它的使用。没有获发牌照以暗示或
否则，在ADI公司的任何专利或专利权。
一个技术的方式， P.O. 9106箱，诺伍德，MA 02062-9106 ， U.S.A.
联系电话： 781 / 329-4700
www.analog.com
传真： 781 / 326-8703
ADI公司， 2002年
ADD8502–SPECIFICATIONS
(@ V
参数
系统精度
V
OUT
错误
挥杆错误
1
平均误差
2
是指相邻通道间的误差
3
意思是V0和V4之间的误差
4
DAC精度
决议
微分非线性
积分非线性
5
偏移误差
增益误差
输出特性
输出电流
短路电流
在高阻态输出漏电流
压摆率
建立时间为1 ％
压摆率
5
建立时间为1 ％
5
相位裕度
V
COM
开关系列有源阻抗
COM到V
DD
COM至GND
COM来COM_M
COM到V4
掩模可编程
电阻网络
电阻匹配
电源
电源电压
电源电流
关断电源电流
睡眠电源电流
SHUTDOWN恢复时间
睡眠恢复时间
逻辑电源
逻辑输入电压电平
逻辑输入电流
数字I / O
数字输入高电压
数字输入低电压
数字输入电流
数字输入电容
符号
DD
= 5.0 V,
40 C
≤
T
A
≤
85℃ ，除非另有说明。 ）
民
典型值
3
1
3
3
3
10
±
0.25
±
0.5
±
0.4
±
0.15
最大
20
17
21
21
25
单位
mV
mV
mV
mV
mV
位
最低位
最低位
％ FSR的
％ FSR的
mA
mA
A
V / μs的
s
V / μs的
s
度
条件
(V
Pn
– V
Nn
) – (V
Pi
– V
Ni
)
(V
Pn
+ V
Nn
)/2 – (V
Pi
+ V
Ni
)/2)
DNL
INL
I
OUT
I
SC
I
泄漏
SR
t
S
SR
t
S
φo
Z
Z
Z
Z
(V
DD
– 1 V)
接地短路
高阻态
R
L
= 100 k
V0到V4步长
L
D
=100
系列16 nF的
V0到V4步长
25
60
0.01
1.25
8
0.7
8
67
25
25
25
25
1.0
12
12
见表4
我能力= 20 mA
50
50
50
50
R
MATCH
之间的任意两段
512电阻串
4.5
190
140
1
%
V
DD
I
SY
I
SY- GLB
I
SY-GS1-3
V
DD
= 5 V ;空载
全关断模式
中秋节3缓冲器关闭
全球局部放电至1％
V1 - V3截止到1 ％
5
270
0.2
175
23
10
3.3
0.01
0.7
5.5
400
1
210
30
15
5.5
1
V
A
A
A
s
s
V
A
V
V
A
pF
V
L
I
VL
V
IH
V
IL
I
IN
C
IN
2.3
V
L
GND
≤
V
IN
≤
5.5 V
V
L
±
1
10
0.3
笔记
1
摆动误差是测量V的比较
OUT
加强与理论V
OUT
步骤。理论值可以在面膜点击点选项表中找到。
2
平均误差测量V
OUT
意思是与理论V
OUT
平均（参见图3） 。
3
两个相邻信道与理论之间的平均误差（参见图3） 。
4
V0和V4与理论之间的平均误差（参见图3） 。
5
压摆率和建立时间是在输出电阻和电容器之间测量（参见图1） 。
特定网络阳离子如有更改，恕不另行通知。
R
L
100
C
L
16nF
V
COM
图1.转换速率图
–2–
第0版
ADD8502
表一，串行数据时序特性
参数
SCK周期时间
SCK高时间
SCK低电平时间
CS- LD
建立时间
数据建立时间
数据保持时间
LSB SCK高到
CS- LD
高
最低
CS- LD
高时间
SCK到
CS- LD
有效边沿的建立时间
CS- LD
高到SCK上升沿
SCK频率（方波）
符号
t
1
t
2
t
3
t
4
t
5
t
6
t
7
t
8
t
9
t
10
最小典型最大
100
45
45
20
5
5
5
10
5
10
10
单位
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
兆赫
笔记
1
所有输入信号均上升/下降时间-5纳秒规定（10％ 90 ％的V
DD
）和定时从一个电压电平
（五
S
+ V
IH
)/2.
2
参见图2 。
t
5
t
1
SCK
t
9
D
IN
t
8
CS- LD
t
4
C3
t
6
C2
t
3
X1
t
2
X0
t
7
t
10
图2.串行接口写入
VO
VP0
见注2的规格表
VN0
V0 – V1
见注3的规格表
V1
VP1
VN1
见注4 ON
规格表
VN2
V2
VP2
VN3
见注1的规格表
V3
VP3
VN4
V4
VP4
图3.输出波形图
第0版
–3–
ADD8502
绝对最大额定值*
V
DD
到GND 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 -0.3 V至+7 V
V
L
到GND 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 -0.3 V至+7 V
数字输入电压至GND 。 。 。 。 。 。 。 。 。 。 。 。 。 -0.3 V至+7 V
V
OUT
到GND 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 0.3 V到V
DD
+0.3 V
V
COM
到GND 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 0.3 V到V
DD
+0.3 V
存储温度范围。 。 。 。 。 。 。 。 。 。 。 。 -65∞C至+ 150∞C
铅温度范围（焊接， 10秒）
气相（60秒） 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 300℃
*讲
超出上述绝对最大额定值可能会导致
永久损坏设备。这是一个压力只有额定值。功能操作
该设备在这些或以上的任何其他条件，在上市运作的
本规范的部分将得不到保证。暴露在绝对最大
额定条件下长时间工作会影响器件的可靠性。
套餐类型
24引脚LFCSP （ ACP ）
1
JA
JB
2
单位
° C / W
34.8
13
笔记
1
θ
JA
为特定网络版为最坏的情况下，即，
θ
JA
被指定为设备焊接
在电路板的表面贴装封装。
2
ψ
JB
施加用于通过参考计算结温的板
温度。
订购指南
模型
ADD8502ACP
温度
范围
包
描述
包
选项
-40 ° C至+ 85°C 24引脚LFCSP CP- 24
可在7
”
只有卷轴。
小心
ESD （静电放电）敏感器件。静电荷高达4000 V容易
积聚在人体和测试设备，可排出而不被发现。虽然
该ADD8502具有专用ESD保护电路，永久性损害可能发生
设备受到高能静电放电。因此，适当的ESD防范措施
建议避免性能下降或功能丧失。
警告！
ESD敏感器件
–4–
第0版
ADD8502
引脚配置
REV2
PSK
GS1
GS2
V
DD
NC
24 23
22 21 20 19
18
V
L 1
D
IN 2
SCK
3
CS- LD
4
CM
5
CV4
6
7
8
9
10 11 12
销1
识别码
V0
V1
V2
V3
V4
GND
17
16
15
14
13
ADD8502
顶视图
（不按比例）
COM_M
COM
NC
NC
NC =无连接
引脚功能描述
引脚编号引脚名称
1
2
3
4
5
6
7
V
L
D
IN
SCK
CS- LD
CM
CV4
REV1
逻辑选择引脚
串行数据输入
串行时钟
负载
逻辑控制2
对于V
COM
逻辑控制V4
逻辑控制1
对于V
COM
无连接
无连接
常见的输出
I / O
I
I
I
I
I
I
I
描述
逻辑电源电压。连接到提供用于系统逻辑。可以接受2.7 V到V
DD.
当CS为低电平时，输入该引脚上移入内部移位寄存器上
SCK的上升沿。
接受高达10 MHz的输入。此时钟的上升沿将转向上的数据
D
IN
脚进入内部移位寄存器。
当
CS- LD
低， SCK启用了在D转换数据
IN
输入到
在SCK的上升沿内部移位寄存器。数据首先被载入MSB 。
当CM为低电平时， COM将在COM_M输出电压电平输入。
当CM为高电平时，COM电平将被输入上REV1来确定。
如果CV4为高电平时， V4的输出是运算放大器A4的输出。如果CV4为低电平， V4是
连接到COM和运算放大器A4被关闭。参阅表Ⅱ。
随着厘米高，在REV1一个高会导致COM输出电压电平
输入在V
DD
。一个低电平REV1会导致COM输出电压电平输入
在GND 。
未使用的引脚
未使用的引脚
如果CM为低电平时， COM将输出COM_M电压输入。如果CM是HIGH时，
COM将输出在V的输入电压
DD
REV1时为高电平，并会输出
在GND电压输入时REV1低。参阅表Ⅱ。
COM_M为2.5 V和3.5 V.这可能与系统的电压参考输入
在系统3.3 V电源。
未使用的引脚
地面上。名义上0 V.
缓冲区是轨到轨缓冲器可驱动高容性负载（ >16.5 NF） 。
当
PSK
为低电平时，这些输出将是高阻。
缓冲区是轨到轨缓冲器可驱动高容性负载（ >16.5 NF） 。
当
PSK
低或GS1和GS2 = HIGH ，这些输出将是高阻。
缓冲区是轨到轨缓冲器可驱动高容性负载（ >16.5 NF） 。
当
PSK
低或GS1和GS2 = HIGH ，这些输出将是高阻。
缓冲区是轨到轨缓冲器可驱动高容性负载（ >16.5 NF） 。
当
PSK
低或GS1和GS2 = HIGH ，这些输出将是高阻。
缓冲区是轨到轨缓冲器可驱动高容性负载（ >16.5 NF） 。
当
PSK
为低电平时，这些输出将是高阻。
电源电压。名义上5 V.
未使用的引脚
8
9
10
NC
NC
COM
O
11
12
13
14
15
16
17
18
19
20
COM_M
NC
GND
V4
V3
V2
V1
V0
V
DD
NC
常见的系统
V
REF
无连接
地
产量
产量
产量
产量
产量
供应
无连接
I
I
O
O
O
O
O
I
第0版
REV1
–5–
NC
QQ：2881677436 复制
