【两个可选的输入，8个LVPECL输出，的SiGe时钟扇出缓冲器ADCLK948特点2个可选差分输入4】,IC型号ADCLK948BCPZ,ADCLK948BCPZ PDF资料,ADCLK948BCPZ经销商,ic,电子元器件-51电子网

两个可选的输入，8个LVPECL输出，

的SiGe时钟扇出缓冲器

ADCLK948

特点

2个可选差分输入

4.8 GHz的工作频率

75飞秒均方根宽带随机抖动

片上输入端接

3.3 V电源

功能框图

LVPECL

ADCLK948

应用

低抖动时钟分配

时钟和数据信号恢复

电平转换

无线通信

有线通信

医疗和工业成像

ATE和高性能仪器仪表

REF

参考

CLK0

概述

该ADCLK948是超快时钟扇出缓冲器制造

在ADI公司专有的XFCB3硅德语的

IUM （ SiGe）双极性工艺。该器件是专为高

高速应用要求低抖动。

该装置具有通过IN_SEL两个可选的差分输入

控制引脚。这两个输入都配有中心抽头，

差分， 100 Ω片内端接电阻。输入

接受直流耦合LVPECL ， CML ， 3.3 V CMOS （单端）

和交流耦合1.8 V CMOS ，LVDS和LVPECL输入。一

REF

X引脚可用于偏置交流耦合输入。

该ADCLK948有八个全摆幅射极耦合逻辑

（ ECL）输出驱动。对于LVPECL （正ECL ）的操作，

BIAS V

到正电源和V

到地面。对于ECL

操作，斜交V

接地和V

到负电源。

输出级设计为直接驱动每个800毫伏

侧进50 Ω端接于V

- 2 V的总差分

的1.6 V输出摆幅

该ADCLK948采用32引脚LFCSP封装，并指定

工作在标准工业温度范围

-40 ° C至+ 85°C 。

CLK0

CLK1

IN_SEL

参考

图1 。

第0版

信息ADI公司提供的被认为是准确和可靠。然而，没有

责任承担ADI公司供其使用，也为专利或其他任何侵权行为

第三方可能导致其使用的权利。规格如有变更，恕不另行通知。没有

获发牌照以暗示或其他方式ADI公司的任何专利或专利权。

商标和注册商标均为其各自所有者的财产。

一个技术的方式， P.O. 9106箱，诺伍德，MA 02062-9106 ， U.S.A.

联系电话： 781.329.4700

www.analog.com

传真： 781.461.3113

08280-001

REF

ADCLK948

特点................................................. ............................................. 1

应用................................................. ...................................... 1

概述................................................ ......................... 1

功能框图............................................... ............... 1

修订历史................................................ ............................... 2

规格................................................. .................................... 3

电气特性................................................ ............. 3

绝对最大额定值............................................... ............. 5

确定结温.......................................... 5

ESD注意事项................................................ .................................. 5

热性能................................................ .................. 5

引脚配置和功能描述.............................. 6

典型性能特征.............................................. 7

功能说明................................................ ..................... 9

时钟输入................................................ ................................... 9

时钟输出................................................ ................................ 9

时钟输入选择（ IN_SEL ）设置...................................... 10

PCB布局考虑............................................... ....... 10

输入端接选项............................................... ........ 11

外形尺寸................................................ ....................... 12

订购指南................................................ .......................... 12

修订历史

7月9日 - 修订版0 ：初始版

第0版|第2页

ADCLK948

特定网络阳离子

电气特性

典型（典型值列）值给出了V

= 3.3 V和T

= 25 ℃，除非另有说明。最小（最小值柱）和最大

（最大值列）值被给定，在整个V

= 3.3V ±10％和T

= -40° C到+ 85 ℃的变化，除非另有说明。

表1.时钟输入和输出

参数

直流输入特性

输入共模电压

差分输入范围内

输入电容

输入阻抗

单端模式

差模

共模

输入偏置电流

迟滞

直流输出特性

输出电压较高水平

输出电压低的水平

输出电压差

参考电压

输出电压

输出电阻

符号

ICM

民

+ 1.5

0.4

100

REF

1.26

1.99

610

+ 1)/2

235

0.76

1.54

960

典型值

最大

0.1

3.4

单位

V P-P

kΩ

μA

测试条件/评论

± 1.7 V输入引脚之间

开V

50 Ω到（V

2.0 V)

50 Ω到（V

2.0 V)

50 Ω到（V

2.0 V)

-500 μA至500 μA

表2.时序特性

参数

AC性能

最大输出频率

符号

民

4.5

典型值

4.8

最大

单位

GHz的

测试条件/评论

参见图4的差分输出电压

与频率， >0.8 V差分输出

摇摆

20 ％至80％测得的差动

ICM

= 2 V, V

= 1.6 V P-P

输出上升时间

输出下降时间

传播延迟

温度COEF网络cient

输出至输出扭曲

部分到部分斜

添加剂的时间抖动

综合随机抖动

宽带随机抖动

交调失真引起的抖动

时钟输出相位噪声

绝对相位噪声

= 1 GHz的

175

210

245

FS / ℃，

飞秒均方根

= 1.6 V P-P

BW = 12千赫 - 20 MHz时， CLK = 1 GHz的

= 1.6 V P-P ， 8 V / ns的，V

ICM

= 2 V

119

134

145

150

dBc的/赫兹

输入转换速率> 1V / ns的（参见图11 ，该

相位噪声图，了解详情）

@ 100赫兹的偏移

@ 1 kHz偏置

@ 10 kHz偏置

@ 100 kHz偏置

>1 MHz偏移

的输出偏移是在相同的电压和温度，同时操作任何两个相似延迟路径之间的差异。

测量在时钟信号的上升沿;使用ADC方法的SNR来计算。

这是增加的抖动在输出端测得的，而两个相关的，异步的，差频率被施加到输入端的数量。

第0版|第3页

ADCLK948

表3.输入选择控制引脚

参数

逻辑1电压

逻辑0电压

逻辑1电流

逻辑0当前

电容

符号

民

0.4

典型值

最大

100

0.6

单位

μA

表4.电源

参数

电源

电源电压要求

电源电流

负电源电流

正电源电流

电源抑制

输出摆幅电压抑制

符号

VEE

VCC

PSR

VCC

PSR

VCC

民

2.97

典型值

最大

3.63

单位

PS / V

测试条件/评论

3.3 V + 10%

STATIC

= 3.3 V ± 10%

288

120

330

改变T中

每改变V

变化在V每变化输出摆幅

第0版|页4

ADCLK948

绝对最大额定值

表5 。

参数

电源电压

输入电压

CLK0 ， CLK1 ， CLK0 ， CLK1 ， IN_SEL

CLK0 ， CLK1 ， CLK0 ， CLK1到V

X引脚（ CML ，

LVPECL终端）

CLK0 ， CLK1到CLK0 ， CLK1

输入终端，V

x到CLK0 ， CLK1 ， CLK0 ，

与CLK1

输出引脚上的最大电压

最大输出电流

参考电压（V

REF

工作温度范围

环境

连接点

存储温度范围

等级

= 0.5 V至

+ 0.5 V

= 40毫安

±1.8 V

±2 V

+ 0.5 V

35毫安

到V

-40 ° C至+ 85°C

150°C

-65 ° C至+ 150°C

决定结温的

以确定该应用程序的结温

印刷电路板（PCB），可使用以下公式：

例

+ (Ψ

)

其中：

是结点温度（ ℃）。

例

时的情况下的温度（ ℃），测得由顾客

在封装的顶部中心。

从表6 。

是功耗。

值

供封装比较和PCB

设计考虑。

可用于一阶近似

的T息

由等式

+ (

)

哪里

是在环境温度（ ℃）。

值

列于表6，用于封装比较

和PCB设计考虑。

注意，超出上述绝对最大额定值

可能对器件造成永久性损坏。这是一个应力

只有等级;该器件在这些或任何功能操作

上述其他条件下的作战指示

本规范的部分，是不是暗示。暴露在绝对

最大额定值条件下工作会影响

器件的可靠性。

ESD警告

热性能

表6 。

参数

结至环境热阻

静止的空气中

0米/秒的空气流

流动的空气

1米/秒的风量

2.5米/秒的风量

结至电路板的热阻

流动的空气

1米/秒的风量

结到外壳热阻

流动的空气

死到散热器

结到顶级的封装特性参数

静止的空气中

0米/秒的空气流

符号

描述

根据JEDEC JESD51-2

价值

单位

49.8

JMA

根据JEDEC JESD51-6

43.5

39.0

根据JEDEC JESD51-8

30.7

每MIL -STD 883 ，方法1012.1

8.8

根据JEDEC JESD51-2

0.7

° C / W

结果是，从模拟。该PCB是JEDEC多层类型。在实际应用中的散热性能，需要仔细检查的条件

应用程序，以确定它们是相似的假定在这些计算中。

第0版|第5