【1.8 V ，12 LVDS / 24 CMOS输出，低功耗时钟扇出缓冲器ADCLK854特点2个可】,IC型号ADCLK854BCPZ-REEL7,ADCLK854BCPZ-REEL7 PDF资料,ADCLK854BCPZ-REEL7经销商,ic,电子元器件-51电子网

1.8 V ，12 LVDS / 24 CMOS输出，

低功耗时钟扇出缓冲器

ADCLK854

特点

2个可选差分输入

可选LVDS / CMOS输出

多达12个LVDS （ 1.2千兆赫）或24 CMOS （ 250 MHz）的输出

每通道<12毫瓦（ 100 MHz工作频率）

54飞秒均方根抖动集成（ 12 kHz至20 MHz的）

100飞秒RMS添加剂宽带抖动

2.0 ns的传播延迟（ LVDS ）

135 ps输出上升/下降（ LVDS ）

70 ps的输出至输出偏斜（ LVDS ）

睡眠模式

引脚可编程控制

1.8 V电源

功能框图

ADCLK854

REF

CLK0

CLK1

IN_SEL

CTRL_A

LVDS /

CMOS

LVDS /

CMOS

OUT0 （ OUT0A ）

OUT0 （ OUT0B ）

OUT1 （ OUT1A ）

OUT1 （ OUT1B ）

OUT2 （ OUT2A ）

OUT2 （ OUT2B ）

OUT3 （ OUT3A ）

OUT3 （ OUT3B ）

应用

低抖动时钟分配

时钟和数据信号恢复

电平转换

无线通信

有线通信

医疗和工业成像

ATE和高性能仪器仪表

CTRL_B

OUT4 （ OUT4A ）

OUT4 （ OUT4B ）

OUT5 （ OUT5A ）

OUT5 （ OUT5B ）

OUT6 （ OUT6A ）

OUT6 （ OUT6B ）

OUT7 （ OUT7A ）

OUT7 （ OUT7B ）

概述

该ADCLK854是1.2主频/ 250MHz的LVDS / CMOS扇出

缓冲区优化的低抖动和低功耗运行。可能

配置范围从12 LVDS至24 CMOS输出，

包括LVDS和CMOS输出的组合。三

控制线是用于确定是否固定块

输出（四三家银行）的LVDS或CMOS输出。

该ADCLK854提供两个可选的输入以及睡眠模式

功能。该IN_SEL引脚状态决定哪个输入扇

到所有的输出。 SLEEP引脚使能睡眠模式

断电装置。

这些输入接收各种类型的单端和差分

逻辑电平，包括LVPECL ， LVDS ， HSTL ，CML和CMOS 。

表8规定了每种类型的连接接口选项。

该器件采用48引脚LFCSP封装。它被指定

工作在标准工业温度范围

-40 ° C至+ 85°C 。

LVDS /

CMOS

OUT8 （ OUT8A ）

OUT8 （ OUT8B ）

OUT9 （ OUT9A ）

CTRL_C

OUT9 （ OUT9B ）

OUT10 （ OUT10A ）

OUT10 （ OUT10B ）

睡觉

OUT11 （ OUT11A ）

07218-001

OUT11 （ OUT11B ）

图1 。

第0版

信息ADI公司提供的被认为是准确和可靠。然而，没有

责任承担ADI公司供其使用，也为专利或其他任何侵权行为

第三方可能导致其使用的权利。规格如有变更，恕不另行通知。没有

获发牌照以暗示或其他方式ADI公司的任何专利或专利权。

商标和注册商标均为其各自所有者的财产。

一个技术的方式， P.O. 9106箱，诺伍德，MA 02062-9106 ， U.S.A.

联系电话： 781.329.4700

www.analog.com

传真： 781.461.3113

ADCLK854

特点................................................. ............................................. 1

应用................................................. ...................................... 1

概述................................................ ......................... 1

功能框图............................................... ............... 1

修订历史................................................ ............................... 2

规格................................................. .................................... 3

电气特性................................................ ............. 3

时序特性................................................ ................ 4

时钟特性................................................ ................... 5

..............................................逻辑和功率特性5 ..

绝对最大额定值............................................... ............. 6

确定结温.......................................... 6

ESD注意事项................................................ .................................. 6

热性能................................................ .................. 6

引脚配置和功能说明............................. 7

典型性能特征.............................................. 9

功能说明................................................ .................. 12

时钟输入................................................ ................................ 12

交流耦合输入的应用............................................. .. 12

时钟输出................................................ ............................. 12

控制和功能引脚.............................................. .......... 13

电源................................................ ............................... 13

应用信息................................................ .............. 14

使用ADCLK854输出的ADC时钟应用

....................................................................................................... 14

LVDS时钟分配............................................... ........... 14

CMOS时钟分配............................................... ......... 14

输入端接选项............................................... ........ 15

外形尺寸................................................ ....................... 16

订购指南................................................ .......................... 16

修订历史

4月9日 - 修订版0 ：初始版

第0版|第16页2

ADCLK854

特定网络阳离子

电气特性

典型（典型值）值给出了V

= 1.8 V和T

= 25 ℃，除非另有说明。最小（ MIN）和最大（最大）值都给出了

全面V

= 1.8 V±5％和T

= -40° C到+ 85 ℃的变化，除非另有说明。输入转换速率> 1V / ns的，除非另有说明。

表1.时钟输入和输出

参数

时钟输入

输入频率

输入灵敏度，鉴别

输入电平

输入共模电压

输入共模范围

输入电压偏移

输入灵敏度，单端

输入电阻（差分）

输入电容

输入偏置电流（每个引脚）

LVDS时钟输出

输出频率

输出电压差

台达V

失调电压

台达V

短路电流

CMOS时钟输出

输出频率

输出电压高

输出电压低

输出电压高

输出电压低

参考电压

输出电压

输出电阻

输出电流

REF

0.1

0.35

/2 0.1

/2 + 0.1

500

250

兆赫

μA

CMR

/2 0.1

0.4

150

350

+350

1200

454

1.375

符号

民

150

1.8

/2 + 0.5

0.4

典型值

最大

1200

单位

兆赫

mV的P-P

V P-P

mV的P-P

kΩ

μA

兆赫

条件

差分输入

具有较高的转换抖动性能提高

率（更大的电压摆幅）

较大的电压摆动可以打开保护

二极管并降低抖动性能

输入是自偏置;使交流耦合

输入直流耦合与200 mV的P-P信号应用

CLKX交流耦合; CLKX交流旁路到地

满摆幅输入

终止= 100 Ω ;差（的OUTx ，的OUTx ）

参见图9摆动与频率的关系

ΔV

A，I

247

1.125

344

1.25

每个引脚（输出短路到GND）

单端;终止=开;的OUTx和

的OUTx相

每个输出10 pF负载;参见图16，用于

摆动与频率的关系

@ 1 mA负载

@ 10 mA负载

±500 μA

第0版|第16页3

ADCLK854

时序特性

表2.时序特性

参数

LVDS输出

输出上升/下降时间

传输延迟，时钟到LVDS输出

温度COEF网络cient

输出偏斜

LVDS输出在同一家银行

所有的LVDS输出

对同一零件

在多个零件

添加剂的时间抖动

综合随机抖动

符号

, t

民

典型值

135

2.0

最大

235

2.7

单位

PS /°C的

飞秒均方根

BW = 12 kHz至20 MHz的;时钟频率= 1000 MHz的

BW = 50 kHz至80 MHz的;时钟频率= 1000 MHz的

BW = 10Hz到100MHz的;时钟频率= 1000 MHz的

输入斜率= 1 V / ns的，见图11

从支线能量计算的

干扰源10MHz的偏离载波

20 ％至80％ ;

负载

= 10 pF的

10 pF负载

条件

终止= 100 Ω差分; 3.5毫安

20 ％至80％测得的差动

ICM

= V

REF

, V

= 0.5 V

1.5

390

150

260

宽带随机抖动

串扰引起的抖动

CMOS输出

输出上升/下降时间

传输延迟，时钟到CMOS输出

温度COEF网络cient

输出偏斜

CMOS输出在同一家银行

所有CMOS输出

对同一零件

在多个零件

添加剂的时间抖动

综合随机抖动

宽带随机抖动

串扰引起的抖动

LVDS - TO- CMOS输出偏移

LVDS输出（ S）和CMOS的输出（ S）

同一部分

2.5

525

3.2

2.2

950

4.2

PS /°C的

飞秒均方根

155

175

640

100

260

BW = 12 kHz至20 MHz的;时钟= 200 MHz的

输入斜率= 2 V / ns的，见图11

从支线能量计算的

干扰源10MHz的偏离载波

CMOS负载= 10 pF和LVDS负荷= 100 Ω

0.8

1.6

这是在相同的电压和温度，同时操作任何两个相似的延迟路径之间的差异。

从ADC方法的SNR来计算。

测量在时钟信号的上升沿。

第0版|第16页4

ADCLK854

时钟特性

表3.时钟输出相位噪声

参数

CLOCK - TO- LVDS绝对相位噪声

1000兆赫

民

典型值

108

117

126

135

141

146

101

119

127

138

147

153

156

最大

单位

dBc的/赫兹

条件

输入转换率> 1 V / ns的

@ 10 Hz的偏差

@ 100赫兹的偏移

@ 1 kHz偏置

@ 10 kHz偏置

@ 100 kHz偏置

@ 1 MHz偏移

@ 10 MHz偏移

输入转换率> 1 V / ns的

@ 10 Hz的偏差

@ 100赫兹的偏移

@ 1 kHz偏置

@ 10 kHz偏置

@ 100 kHz偏置

@ 1 MHz偏移

@ 10 MHz偏移

CLOCK - TO- CMOS绝对相位噪声

200兆赫

逻辑和功率特性

表4.控制引脚特性

参数

控制引脚（ IN_SEL ， CTRL_X ， SLEEP ）

逻辑1电压

逻辑0电压

逻辑1电流

逻辑0当前

电容

动力

电源电压要求

LVDS输出

LVDS @ 100 MHz的

LVDS @ 1200 MHz的

符号

民

0.4

1.71

1.8

175

115

265

1.89

100

215

140

325

0.4

典型值

最大

单位

μA

= 1.8 V ± 5%

全面运作

启用为LVDS和加载，R所有输出

= 100 Ω

启用为LVDS和加载，R所有输出

= 100 Ω

全面运作

启用为CMOS和加载，C所有输出

= 10 pF的

启用为CMOS和加载，C所有输出

= 10 pF的

SLEEP引脚拉高;不包括电力消耗

在外部电阻

条件

CMOS输出

CMOS @ 100 MHz的

CMOS @ 250 MHz的

睡觉

电源抑制

LVDS

CMOS

PSR

0.9

1.2

PS / MV

PSR

这些引脚有一个200 kΩ的内部下拉电阻。

改变T中

每改变V

第0版|第16页5