ADC14155 14位， 155 MSPS ， 1.1 GHz的带宽A / D转换器
2007年5月
ADC14155
14位， 155 MSPS ， 1.1 GHz的带宽A / D转换器
概述
ADC14155芯片是一种高性能的CMOS模拟 - dig-
能够将模拟输入信号转换成的需求面实证转换器
速率的14位数字字高达155兆样本每
第二次（ MSPS ） 。这个转换器采用差分流水线
建筑用数字误差校正和片上SAM-
的PLE与保持电路，以减少电力消耗和
外部元件数量，同时提供出色的动力
性能。独特的采样保持电路产生一个全
1.1 GHz的功率带宽。 ADC14155芯片的工作
双+ 3.3V和+ 1.8V电源，功耗967毫瓦
功率在155 MSPS 。
独立的+ 1.8V电源的数字输出接口AL-
与降低噪音的低点低功耗运行。一加电
断特性降低功耗5毫瓦
时钟输入禁止，同时仍允许快速唤醒时间
为全面运作。
差分输入端提供一个满量程差分输入
摆动等于2倍于基准电压。一个稳定的1.0V
内部基准电压源提供，或者可以ADC14155
可以通过一个外部参考操作。
ADC14155芯片可为单端或配置
差异化经营。时钟模式（差分与单
端）和输出数据格式（偏移二进制相对于2的的COM
二进制补码）是引脚可选的。占空比稳定维持
性能在很宽范围的时钟占空比。
ADC14155芯片采用48引脚LLP封装，
工作在-40°C至工业级温度范围
+85°C.
特点
■
■
■
■
■
■
■
■
■
■
■
1.1 GHz的全功率带宽
内部采样和保持电路
低功耗
内置1.0V精密基准
单端或差分时钟模式
数据就绪输出时钟
时钟占空比稳定器
双路+ 3.3V和+ 1.8V电源供电（ +/- 10 ％ ）
掉电模式
偏移二进制或二进制补码输出数据格式
48引脚的LLP封装（ 7x7x0.8mm ， 0.5毫米引脚间距）
关键的特定连接的阳离子
■
■
■
■
■
■
■
决议
转化率
SNR （F
IN
= 70兆赫）
SFDR （F
IN
= 70兆赫）
ENOB （F
IN
= 70兆赫）
全功率带宽
耗电量
14位
155 MSPS
71.3 dBFS的（典型值）
87.0 dBFS的（典型值）
11.5位（典型值）
1.1千兆赫（典型值）
967毫瓦（典型值）
应用
■
■
■
■
■
■
■
高IF采样接收器
无线基站的接收器
电源放大器线性化器
多载波，多模式接收机
测试和测量设备
通信仪器仪表
雷达系统
框图
20179002
2007美国国家半导体公司
201790
www.national.com
ADC14155
引脚说明和等效电路
PIN号
模拟量I / O
3
V
IN
差分模拟输入引脚。差分满量程输入信号
水平2倍于基准电压，每个输入引脚信号
集中在一个共模电压V
CM
.
符号
等效电路
描述
4
V
IN
+
43
45
V
RP
V
RM
这些引脚应各自旁路AGND与低ESL
（等效串联电感） 0.1 μF的电容放在非常接近
该引脚以减少杂散电感。 0.1μF电容应
放置V之间
RP
和V
RN
尽量靠近管脚越好，
和一个10 μF电容应放置在平行。
V
RP
和V
RN
不应该被加载。 V
RM
可加载至1mA的
使用作为温度稳定的1.5V参考。
它建议使用V
RM
以提供共模
电压，V
CM
，对于差分模拟输入，V
IN
+和V
IN
.
该引脚可被用作在+ 1.0V内部基准电压
输出（内部基准时），或作为外部基准
电压输入（外部参考操作）。
要使用内部基准，V
REF
应去耦至AGND
使用0.1 μF ，低等效串联电感（ ESL ）电容器。在
此模式中， V
REF
默认值作为内部1.0V的输出
参考。
要使用外部基准，催该引脚与低噪声
外部参考电压。内部的输出阻抗
在此引脚参考的9kΩ 。因此，过驱动该引脚时，
外部参考源的阻抗应<<的9kΩ 。
该引脚不应该被用来源出或吸入电流。
满量程差分输入电压范围是2 * V
REF
.
时钟输入引脚可以被配置为接受一个单
端或差分时钟输入信号。
当单端时钟模式通过CLK_SEL选择/
DF （引脚8 ） ，连接时钟输入信号CLK +引脚和
在CLK-引脚连接到AGND 。
当差分时钟模式通过CLK_SEL / DF选择
（引脚8） ，连接的正和负时钟输入到CLK
+和CLK-引脚。
模拟输入进行采样，在时钟输入的下降沿。
44
V
RN
46
V
REF
数字I / O
11
CLK +
12
CLK “
3
www.national.com
ADC14155
PIN号
符号
等效电路
描述
这是一个四态端子控制输入时钟模式和输出
数据格式。
CLK_SEL / DF = V
A
时，CLK +和CLK-被配置为
差分时钟输入。输出数据格式是2的补数。
CLK_SEL / DF = （ 2/3） * V
A
时，CLK +和CLK-被配置为
差分时钟输入。输出数据格式为偏移二进制码。
CLK_SEL / DF = （ 1/3） * V
A
时，CLK +被配置为单端
时钟输入和CLK-应连接到AGND 。该输出数据
格式为2的补码。
CLK_SEL / DF = AGND ， CLK +被配置为单端时钟
输入和CLK-应连接到AGND 。输出数据格式是
偏移二进制码。
这是一种双态输入控制关机。
PD = V
A
，掉电启用。在关机状态下，只有
基准电压电路保持活跃和电源
耗散减小。
PD = AGND ，正常运行。
数字数据输出管脚组成的14位转换结果。
D0 （引脚17）是LSB ，而D13 （引脚32 ）为输出的MSB
字。输出电平为CMOS兼容。
超量程指示灯。这个输出被置于高，当输入
振幅超过14位的转换范围（0到16383 ） 。
数据就绪选通。该引脚用于时钟输出的数据。它有
相同的频率作为采样时钟。一个数据字
输出在该信号的每个周期。此信号的上升沿
应该用来捕获输出的数据。
8
CLK_SEL / DF
7
PD
17-24,
27-32
33
D0–D13
OVR
34
DRDY
模拟电源
1, 6, 9, 37, 40,
41, 48
2, 5, 10, 38,
39, 42, 47
数字电源
13
14
V
D
DGND
正数字电源引脚。该引脚应连接到一个安静的
+ 3.3V电源和旁路至DGND 100 pF和0.1 μF
电容靠近电源引脚。
接地回路的数字电源。
正驱动电源引脚的输出驱动器。该引脚应
连接到+ 1.8V的安静电压源和被旁路到
DRGND 100 pF和0.1 μF电容靠近
电源引脚。
接地回路的数字输出驱动器电源。这些引脚
应连接至系统数字地，但并不
连接在靠近ADC的DGND和AGND引脚。
参见第6.0节（布局和接地）了解更多详情。
V
A
AGND
正模拟电源引脚。这些引脚应连接到
安静的+ 3.3V电源和旁路到AGND与100 pF和0.1
μF电容靠近电源引脚。
接地回路的模拟电源。
15, 25, 36
V
DR
16, 26, 35
DRGND
www.national.com
4
ADC14155
绝对最大额定值
（注1,2 ）
如果是用于军事/航空航天特定网络版设备是必需的，
请向美国国家半导体销售办事处/
经销商咨询具体可用性和规格。
电源电压（V
A
, V
D
)
电源电压（V
DR
)
|V
A
–V
D
|
在任何输入引脚电压
（不超过4.2V）
在任何输出引脚电压
（不超过2.35V ）
输入电流在任何其他引脚
比电源引脚（注3 ）
包输入电流（注3）
最高结温（T
J
)
-0.3V至4.2V
-0.3V至2.35V
工作额定值
工作温度
电源电压（V
A
, V
D
)
输出驱动器电源（V
DR
)
CLK
时钟占空比
模拟输入引脚
V
CM
| AGND ， DGND |
（注1,2 ）
40°C
≤
T
A
≤
+85°C
+ 3.0V至+ 3.6V
+ 1.6V至+ 2.0V
-0.05V到（Ⅴ
A
+ 0.05V)
30/70 %
0V至2.6V
1.4V至1.6V
≤
100毫伏
-0.3V到（V
A
+0.3V)
-0.3V到（V
DR
+0.2V)
± 5毫安
-50毫安
+150°C
24°C/W
≤
100mV
热阻（ θ
JA
)
在T封装散热
A
= 25°
5.2W
C（注4 ）
ESD额定值
人体模型（注5 ）
2500V
机器模型（注5 ）
250V
储存温度
-65 ° C至+ 150°C
焊接过程中必须遵守国家
安森美半导体的回流温度曲线
规格。请参阅www.national.com/packaging 。
（注6 ）
5
www.national.com
ADC14155 14位， 155 MSPS ， 1.1 GHz的带宽A / D转换器
初步
2006年5月
ADC14155
14位， 155 MSPS ， 1.1 GHz的带宽A / D转换器
概述
ADC14155芯片是一种高性能的CMOS模拟到
能够将模拟输入信号的数字转换器
成速率的14位数字字高达155兆样本每
第二次（ MSPS ） 。这个转换器采用差分流水线
建筑用数字误差校正和一个片上
采样和保持电路，以减少电力消耗和
外部元件数量，同时提供出色的镝
动力学性能。独特的采样和保持阶段收益率
1.1 GHz的全功率带宽。 ADC14155芯片工作
从双+ 3.3V和+ 1.8V电源和消费
974毫瓦的功率在155 MSPS 。
独立的+ 1.8V电源为数字输出接口
允许具有降低噪音低功耗运行。一加电
断特性降低功耗5毫瓦
时钟输入禁止，同时仍允许快速唤醒时间
为全面运作。
差分输入端提供一个满量程差分输入
摆动等于2倍于基准电压。一个稳定的1.0V
内部基准电压源提供，或者可以ADC14155
可以通过一个外部参考操作。
为了获得最佳性能，建议操作
ADC14155具有差分时钟输入，其加倍
时钟幅度与单端时钟进行比较操作
化。时钟模式（差分与单端）和输出
把数据格式（偏移二进制与2的补码）是
引脚可选。占空比稳定保持性能
在很宽范围的时钟占空比。
ADC14155芯片采用48引脚LLP封装，
工作在-40°C至工业级温度范围
+85C.
特点
n
n
n
n
n
n
n
n
n
n
n
1.1 GHz的全功率带宽
内部采样和保持电路
低功耗
内置1.0V精密基准
单端或差分时钟模式
数据就绪输出时钟
时钟占空比稳定器
双路+ 3.3V和+ 1.8V电源供电（ +/- 10 ％ ）
掉电模式
偏移二进制或二进制补码输出数据格式
48引脚的LLP封装（ 7x7x0.8mm ， 0.5毫米引脚间距）
关键的特定连接的阳离子
n
n
n
n
n
n
n
决议
转化率
SNR （F
IN
= 70兆赫）
SFDR （F
IN
= 70兆赫）
ENOB （F
IN
= 70兆赫）
全功率带宽
耗电量
14位
155 MSPS
71.4 dBFS的（典型值）
85.3 dBFS的（典型值）
11.5位（典型值）
1.1千兆赫（典型值）
974毫瓦（典型值）
应用
n
n
n
n
n
n
n
高IF采样接收器
无线基站的接收器
电源放大器线性化器
多载波，多模式接收机
测试和测量设备
通信仪器仪表
雷达系统
2006美国国家半导体公司
DS201790
www.national.com
ADC14155
引脚说明和等效电路
PIN号
模拟量I / O
差分模拟输入引脚。差分满量程输入
信号电平是2倍于基准电压与每个输入
在共模电压，V为中心的引脚信号
CM
.
符号
等效电路
描述
3
V
IN
4
V
IN
+
43
V
RP
45
V
RM
44
V
RN
这些引脚应各自旁路AGND与低ESL
（等效串联电感） 0.1 μF的电容放在非常
靠近引脚以减少杂散电感。 0.1μF
电容应放置V之间
RP
和V
RN
尽可能接近
销地，以及10 μF电容应
并联。
V
RP
和V
RN
不应该被加载。 V
RM
可被加载到
1毫安用作温度稳定的1.5V参考。
它建议使用V
RM
以提供共模
电压，V
CM
，对于差分模拟输入，V
IN
+和V
IN
.
该引脚可被用作在+ 1.0V内部基准
电压输出（内部基准时）或作为外部
参考电压输入（外部参考操作）。
要使用内部基准，V
REF
应去耦至
AGND与0.1 μF ，低等效串联电感（ ESL ）
电容。在这种模式下，V
REF
默认值作为输出
内部1.0V参考。
要使用外部基准，催该引脚与低
噪声的外部参考电压。的输出阻抗
该引脚内部基准的9kΩ 。因此，这种过载
引脚，外部参考源的阻抗应
<<
9k.
该引脚不应该被用来源出或吸入电流。
满量程差分输入电压范围是2 * V
REF
.
时钟输入引脚可以被配置为接受一个
单端或差分时钟输入信号。
当在单端时钟模式是通过选择
CLK_SEL / DF （引脚8 ） ，时钟输入信号连接到
CLK +引脚和CLK-引脚连接到AGND 。
当差分时钟模式是通过选
CLK_SEL / DF （引脚8 ） ，连接正负极时钟
投入分别为CLK +和CLK-引脚。
模拟输入进行采样，在时钟的下降沿
输入。
46
V
REF
数字I / O
11
CLK +
12
CLK “
www.national.com
4
ADC14155
引脚说明和等效电路
PIN号
符号
等效电路
（续）
描述
8
CLK_SEL / DF
这是一个四态端子控制输入时钟模式和
输出数据格式。
CLK_SEL / DF = V
A
时，CLK +和CLK-被配置为
差分时钟输入。输出数据格式是2的
补充。
CLK_SEL / DF = （ 2/3） * V
A
时，CLK +和CLK-被配置为
差分时钟输入。输出数据格式为偏移二进制码。
CLK_SEL / DF = （ 1/3） * V
A
时，CLK +被配置为单端
时钟输入和CLK-应连接到AGND 。该输出数据
格式为2的补码。
CLK_SEL / DF = AGND ， CLK +被配置为单端
时钟输入和CLK-应连接到AGND 。该输出数据
格式为偏移二进制码。
这是一种双态输入控制关机。
PD = V
A
，掉电启用。在掉电状态
只有基准电压电路保持活跃和电源
耗散减小。
PD = AGND ，正常运行。
数字数据输出引脚构成14比特转换
结果。 D0 （引脚17）是LSB ，而D13 （引脚32）是的MSB
输出字。输出电平为CMOS兼容。
超量程指示灯。此输出设定为高的样品时，
振幅超过14位的转换范围（0到16383 ） 。
数据就绪选通。该引脚用于时钟输出的数据。它
具有相同的频率作为采样时钟。一个字
数据是在该信号的每个周期输出。的上升沿
该信号应该被用来捕获输出的数据。
7
PD
17-24,
27-32
33
D0–D13
OVR
34
DRDY
模拟电源
1, 6, 9, 37,
40, 41, 48
2, 5, 10, 38,
39, 42, 47
数字电源
13
14
V
D
DGND
正数字电源引脚。该引脚应连接到
安静的+ 3.3V电源和旁路至DGND一个100 pF
和0.1 μF电容靠近电源引脚。
接地回路的数字电源。
正驱动电源引脚为ADC14155的输出驱动器。
该引脚应连接到一个安静的电压源
+ 1.8V和旁路至DRGND 100 pF和0.1 μF
电容靠近电源引脚。
接地回路的数字输出驱动器电源。这些
引脚应连接到系统数字地，但不
被连接在靠近ADC的DGND或AGND
销。参见第6.0节（布局和接地）了解更多详情。
V
A
正模拟电源引脚。这些引脚应连接
一个安静的+ 3.3V电源和旁路到AGND 100
pF和靠近电源引脚0.1 μF的电容。
接地回路的模拟电源。
AGND
15, 25, 36
V
DR
16, 26, 35
DRGND
5
www.national.com
QQ：2880707522 复制
