ADC1412D系列
双通道14位ADC ; 65 MSPS， 80 MSPS， 105 Msps的或125 MSPS ;
CMOS或DDR LVDS数字输出
版本03 - 2010年8月6日
初步数据表
1.概述
该ADC1412D是一个双通道的14位模拟 - 数字转换器（ADC ），用于优化
高动态性能和低功耗，采样速率高达125 MSPS 。
流水线架构和输出误差校正保证ADC1412D准确
够在整个工作范围内，保证零丢失代码。从供给
采用3 V单源，它可以处理输出逻辑电平从1.8 V至3.3 V的互补
金属氧化物半导体，因为一个单独的数字输出电源（ CMOS）的模式。它
支持低压差分信号（ LVDS ）双倍数据速率（ DDR ）输出
标准。一个集成的串行外设接口（SPI） ，用户可以容易地
配置ADC 。该装置还包括一个SPI可编程满量程，以允许
灵活的输入电压范围为1V至2V（峰 - 峰值） 。凭借出色的动力
从基带性能，以170兆赫以上的输入频率下， ADC1412D
非常适用于通信，成像和医疗应用。
2.特点和好处科幻TS
SNR ， 72 dBFS的
SFDR ， 86 dBc的
采样速率高达125 MSPS
2个时钟输入分频器的抖动
贡献
采用3 V单电源
灵活的输入电压范围：
1 V 2 V（峰 - 峰值）
CMOS或DDR LVDS数字输出
引脚和软件兼容
ADC1212D系列
HVQFN64包
输入带宽， 600 MHz的
功耗855毫瓦，在80 MSPS
串行外设接口（SPI ）
占空比稳定器
快速外的范围（ OTR ）检测
INL
±
1 LSB ， DNL
±
0.5 LSB
偏移二进制，二进制补码，灰色
CODE
掉电模式和休眠模式
3.应用
无线和有线宽带
通讯
频谱分析
超声设备
便携式仪表
成像系统
软件定义无线电
恩智浦半导体
ADC1412D系列
CMOS或DDR LVDS数字输出
4.订购信息
表1中。
订购信息
f
s
（ Msps的）包
名字
ADC1412D125HN / C1 125
ADC1412D105HN / C1 105
ADC1412D080HN / C1 80
ADC1412D065HN / C1 65
描述
VERSION
SOT804-3
SOT804-3
SOT804-3
SOT804-3
HVQFN64塑料的热增强型非常薄四方扁平的封装;没有
导致; 64终端;体9
×
9
×
0.85 mm
HVQFN64塑料的热增强型非常薄四方扁平的封装;没有
导致; 64终端;体9
×
9
×
0.85 mm
HVQFN64塑料的热增强型非常薄四方扁平的封装;没有
导致; 64终端;体9
×
9
×
0.85 mm
HVQFN64塑料的热增强型非常薄四方扁平的封装;没有
导致; 64终端;体9
×
9
×
0.85 mm
类型编号
5.框图
SDIO / ODS
SCLK / DFS
CS
ADC1412D
错误
校正和
数字
处理
SPI接口
OTRA
INAP
T / H
输入
舞台
INAM
ADC内核
14-BIT
流水线
产量
DRIVERS
CMOS ：
DA13到DA0
or
LVDS / DDR ：
DA12_DA13_P到DA0_DA1_P ，
DA12_DA13_M到DA0_DA1_M
CMOS ：
DAV
or
LVDS / DDR ：
DAVP
DAVM
CMOS ：
DB13至DB0
or
LVDS / DDR ：
DB12_DB13_P到DB0_DB1_P
DB12_DB13_M到DB0_DB1_M
OTRB
CLKP
CLKM
时钟输入
STAGE和占空比
周期控制
产量
DRIVERS
INBP
T / H
输入
舞台
INBM
ADC内核
14-BIT
流水线
产量
DRIVERS
错误
校正和
数字
处理
系统
参考和
动力
管理
CTRL
REFBT
REFBB
VCMB
VCMA
SENSE VREF
REFAB
REFAT
005aaa096
图1.框图
ADC1412D_SER
本文档中提供的所有信息受法律免责声明。
NXP B.V. 2010保留所有权利。
初步数据表
版本03 - 2010年8月6日
2 40
恩智浦半导体
ADC1412D系列
CMOS或DDR LVDS数字输出
6.管脚信息
选择6.1 CMOS输出
6.1.1钢钉
62 SENSE
50 VDDO
1号航站楼
索引区
INAP
INAM
AGND
VCMA
REFAT
REFAB
AGND
CLKP
CLKM
1
2
3
4
5
6
7
8
9
49 VDDO
48 DA5
47 DA4
46 DA3
45 DA2
44 DA1
43 DA0
42 DAV
41北卡罗来纳州
40 DB0
39 DB1
38 DB2
37 DB3
36 DB4
35 DB5
34 DB6
33 DB7
VDDO 32
005aaa097
64 VDDA
61 VDDA
60 DECA
59 OTRA
63 VREF
58 DA13
57 DA12
56 DA11
55 DA10
54 DA9
53 DA8
DB10 28
52 DA7
DB9 29
ADC1412D
HVQFN64
AGND 10
REFBB 11
REFBT 12
VCMB 13
AGND 14
INBM 15
INBP 16
VDDA 17
VDDA 18
SCLK / DFS 19
SDIO / ODS 20
CS 21
CTRL 22
DECB 23
OTRB 24
DB13 25
DB12 26
DB11 27
DB8 30
VDDO 31
透明的顶视图
图2 。
引脚CON组fi guration与CMOS数字输出选择
6.1.2引脚说明
表2中。
符号
INAP
INAM
AGND
VCMA
REFAT
REFAB
AGND
CLKP
CLKM
AGND
REFBB
REFBT
ADC1412D_SER
引脚说明（ CMOS数字输出）
针
1
2
3
4
5
6
7
8
9
10
11
12
TYPE
[1]
I
I
G
O
O
O
G
I
I
G
O
O
描述
模拟量输入;通道A
互补的模拟量输入;通道A
模拟地
共模输出电压;通道A
顶级的参考;通道A
底部的参考;通道A
模拟地
时钟输入
互补时钟输入
模拟地
底部的参考;通道B
顶级的参考;通道B
NXP B.V. 2010保留所有权利。
本文档中提供的所有信息受法律免责声明。
初步数据表
版本03 - 2010年8月6日
51 DA6
3 40
恩智浦半导体
ADC1412D系列
CMOS或DDR LVDS数字输出
引脚说明（ CMOS数字输出）
- 续
针
57
58
59
60
61
62
63
64
TYPE
[1]
O
O
O
O
P
I
I / O
P
描述
数据输出12位;通道A
数据输出13位（ MSB ） ;通道A
外的范围内通道A
稳压器去耦节点;通道A
模拟电源
参考编程引脚
参考电压输入/输出
模拟电源
表2中。
符号
DA12
DA13
OTRA
DECA
VDDA
SENSE
VREF
VDDA
[1]
P：电源; G：地面; I：输入; ○：输出; I / O：输入/输出。
选择6.2 LVDS / DDR输出
6.2.1钢钉
58 DA12_DA13_M
56 DA10_DA11_M
57 DA12_DA13_P
55 DA10_DA11_P
54 DA8_DA9_M
52 DA6_DA7_M
53 DA8_DA9_P
51 DA6_DA7_P
62 SENSE
50 VDDO
1号航站楼
索引区
INAP
INAM
AGND
VCMA
REFAT
REFAB
AGND
CLKP
CLKM
1
2
3
4
5
6
7
8
9
49 VDDO
48 DA4_DA5_M
47 DA4_DA5_P
46 DA2_DA3_M
45 DA2_DA3_P
44 DA0_DA1_ M
43 DA0_DA1_P
42 DAVP
41 DAVM
40 DB0_DB1_P
39 DB0_DB1_M
38 DB2_DB3_P
37 DB2_DB3_M
36 DB4_DB5_P
35 DB4_DB5_M
34 DB6_DB7_P
33 DB6_DB7_M
VDDO 32
005aaa098
64 VDDA
61 VDDA
60 DECA
CS 21
59 OTRA
CTRL 22
63 VREF
ADC1412D
HVQFN64
AGND 10
REFBB 11
REFBT 12
VCMB 13
AGND 14
INBM 15
INBP 16
VDDA 17
VDDA 18
SCLK / DFS 19
SDIO / ODS 20
DECB 23
OTRB 24
DB12_DB13_M 25
DB12_DB13_P 26
DB10_DB11_M 27
DB10_DB11_P 28
DB8_DB9_M 29
DB8_DB9_P 30
VDDO 31
透明的顶视图
图3 。
引脚CON组fi guration与LVDS / DDR数字输出选择
ADC1412D_SER
本文档中提供的所有信息受法律免责声明。
NXP B.V. 2010保留所有权利。
初步数据表
版本03 - 2010年8月6日
5 40
ADC1412D065/080/105/125
双通道14位ADC 65 ， 80 ， 105或125 MSPS
CMOS或DDR LVDS数字输出
牧师02 - 2009年6月4日
目标数据表
1.概述
该ADC1412D是一个双通道的14位模拟 - 数字转换器（ADC ），用于优化
高动态性能和低功耗，采样速率高达125 MSPS 。
流水线架构和输出误差校正保证ADC1412D准确
够在整个工作范围内，保证零丢失代码。从供给
采用3 V单源，它可以处理输出逻辑电平从1.8 V至3.3 V的CMOS模式，
由于采用了单独的数字输出电源。它支持的LVDS（低压差分
信令） DDR （双倍数据速率）输出标准。一个集成的SPI（串行外设
接口），允许用户容易地CON组fi gure在ADC 。该装置还包括一个
可编程增益放大器器具有灵活的输入电压范围。凭借出色的动力
从基带性能，以170兆赫以上的输入频率下， ADC1412D
非常适用于通信，成像和医疗应用。
1.5
005aaa040
1.5
005aaa041
0
dB
005aaa042
1
1
-40
0.5
0.5
0
0
-80
-0.5
-0.5
-1
-1
-120
-1.5
0
4000
8000
12000
16000
-1.5
0
4000
8000
12000
16000
0
10
20
30
F（兆赫）
40
图1 。
积分非线性（ INL ）
图2 。
微分非线性
（ DNL ）
图3 。
输出频谱：
1
dBFS的，
80 Msps的，女
i
= 4.43 MHz的
2.特点
I
I
I
I
I
I
SNR ， 73分贝
SFDR ， 90 dBc的
采样速率高达125 MSPS
双channel14位流水线ADC内核
采用3 V单电源
灵活的输入电压范围： 1 V 2 V
（ P-P ）与6分贝可编程网络NE增益
I
CMOS或DDR LVDS数字输出
I
INL
±1
LSB ， DNL
±0.5
LSB （典型值）
I
I
I
I
I
I
输入带宽， 650 MHz的
功耗775毫瓦，在80 MSPS
SPI接口
占空比稳定器
快速检测OTR
偏移二进制， 2的补码，灰色
CODE
I
掉电模式和休眠模式
I
HVQFN64包
恩智浦半导体
ADC1412D065/080/105/125
双通道14位ADC 65 ， 80 ， 105或125 MSPS
3.应用
I
无线和有线宽带通信
I
频谱分析
I
便携式仪表
I
超声设备
I
成像系统
4.订购信息
表1中。
订购信息
f
s
（ Msps的）包
名字
ADC1412D125HN / C1 125
ADC1412D105HN / C1 105
ADC1412D080HN / C1 80
ADC1412D065HN / C1 65
描述
VERSION
SOT804-3
SOT804-3
SOT804-3
SOT804-3
HVQFN64塑料的热增强型非常薄四方扁平的封装;没有
导致; 64终端;体9 ×9× 0.85毫米
HVQFN64塑料的热增强型非常薄四方扁平的封装;没有
导致; 64终端;体9 ×9× 0.85毫米
HVQFN64塑料的热增强型非常薄四方扁平的封装;没有
导致; 64终端;体9 ×9× 0.85毫米
HVQFN64塑料的热增强型非常薄四方扁平的封装;没有
导致; 64终端;体9 ×9× 0.85毫米
类型编号
ADC1412D065_080_105_125_2
NXP B.V. 2009保留所有权利。
目标数据表
牧师02 - 2009年6月4日
2 37
恩智浦半导体
ADC1412D065/080/105/125
双通道14位ADC 65 ， 80 ， 105或125 MSPS
5.框图
SCLK / DFS
SDIO / ODS
ADC1412D
错误
校正和
数字
处理
PGA
SPI接口
CSB
OTRA
INAP
T / H
输入
舞台
INAM
ADC内核
14-BIT
流水线
产量
DRIVERS
CMOS ：
DA13到DA0
or
LVDS / DDR ：
DA13P ， DA13M
到DA0P ， DA0M
CMOS ：
DAV
or
LVDS / DDR ：
DAVP
DAVM
CMOS ：
DB13至DB0
or
LVDS / DDR ：
DB13P ， DB13M
到DB0P ， DB0M
OTRB
CLKP
CLKM
时钟输入
STAGE和占空比
周期控制
INBP
T / H
输入
舞台
INBM
ADC内核
14-BIT
流水线
产量
DRIVERS
PGA
错误
校正和
数字
处理
系统
参考和
动力
管理
CTRL
AGND
OGND
VDDO
REFBT
REFBB
VCMA
REFAT
SENSE
REFAB
VCMB
VDDA
VREF
005aaa096
图4.框图
ADC1412D065_080_105_125_2
NXP B.V. 2009保留所有权利。
目标数据表
牧师02 - 2009年6月4日
3 37
恩智浦半导体
ADC1412D065/080/105/125
双通道14位ADC 65 ， 80 ， 105或125 MSPS
6.管脚信息
选择6.1 CMOS输出
6.1.1钢钉
62 SENSE
50 VDDO
1号航站楼
索引区
INAP
INAM
AGND
VCMA
REFAT
REFAB
AGND
CLKP
CLKM
1
2
3
4
5
6
7
8
9
49 VDDO
48 DA5
47 DA4
46 DA3
45 DA2
44 DA1
43 DA0
42 DAV
41北卡罗来纳州
40 DB0
39 DB1
38 DB2
37 DB3
36 DB4
35 DB5
34 DB6
33 DB7
VDDO 32
005aaa097
59 OTRA
64 VDDA
61 VDDA
60 DECA
63 VREF
58 DA13
57 DA12
56 DA11
55 DA10
54 DA9
53 DA8
DB10 28
52 DA7
DB9 29
ADC1412D
HVQFN64
AGND 10
REFBB 11
REFBT 12
VCMB 13
AGND 14
INBM 15
INBP 16
VDDA 17
VDDA 18
SCLK / DFS 19
SDIO / ODS 20
公务员事务局21
CTRL 22
DECB 23
OTRB 24
DB13 25
DB12 26
DB11 27
DB8 30
VDDO 31
透明的顶视图
图5 。
引脚CON组fi guration与CMOS数字输出选择
6.1.2引脚说明
表2中。
符号
INAP
INAM
AGND
VCMA
REFAT
REFAB
AGND
CLKP
CLKM
AGND
REFBB
REFBT
ADC1412D065_080_105_125_2
引脚说明（ CMOS数字输出）
针
1
2
3
4
5
6
7
8
9
10
11
12
TYPE
[1]
I
I
G
O
O
O
G
I
I
G
O
O
描述
模拟量输入;通道A
互补的模拟量输入;通道A
模拟地
共模输出电压;通道A
顶级的参考;通道A
底部的参考;通道A
模拟地
时钟输入
互补时钟输入
模拟地
底部的参考;通道B
顶级的参考;通道B
NXP B.V. 2009保留所有权利。
目标数据表
牧师02 - 2009年6月4日
51 DA6
4 37
恩智浦半导体
ADC1412D065/080/105/125
双通道14位ADC 65 ， 80 ， 105或125 MSPS
引脚说明（ CMOS数字输出）
针
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
38
39
40
41
42
43
44
45
46
47
48
49
50
51
52
53
54
55
56
TYPE
[1]
O
G
I
I
P
P
I
I / O
I
I
O
O
O
O
O
O
O
O
P
P
O
O
O
O
O
O
O
O
-
O
O
O
O
O
O
O
P
P
O
O
O
O
O
O
描述
共模输出电压;通道B
模拟地
互补的模拟量输入;通道B
模拟量输入;通道B
模拟电源
模拟电源
SPI时钟/数据格式选择
SPI数据IO /输出数据标准
SPI片选
控制模式选择
稳压器去耦节点;通道B
超出范围;通道B
数据输出13位（ MSB ） ;通道B
数据输出12位;通道B
数据输出11位;通道B
数据输出10位;通道B
数据输出位9 ;通道B
数据输出位8 ;通道B
输出电源
输出电源
数据输出的第7位;通道B
数据输出位6 ;通道B
数据输出位5 ;通道B
数据输出的第4位;通道B
数据输出位3 ;通道B
数据输出位2 ;通道B
数据输出位1 ;通道B
数据输出位0 （ LSB ） ;通道B
-
数据的有效输出时钟
数据输出位0 （ LSB ） ;通道A
数据输出位1 ;通道A
数据输出位2 ;通道A
数据输出位3 ;通道A
数据输出的第4位;通道A
数据输出位5 ;通道A
输出电源
输出电源
数据输出位6 ;通道A
数据输出的第7位;通道A
数据输出位8 ;通道A
数据输出位9 ;通道A
数据输出10位;通道A
数据输出11位;通道A
NXP B.V. 2009保留所有权利。
表2中。
符号
VCMB
AGND
INBM
INBP
VDDA
VDDA
SCLK / DFS
SDIO / ODS
CS
CTRL
DECB
OTRB
DB13
DB12
DB11
DB10
DB9
DB8
VDDO
VDDO
DB7
DB6
DB5
DB4
DB3
DB2
DB1
DB0
北卡罗来纳州
DAV
DA0
DA1
DA2
DA3
DA4
DA5
VDDO
VDDO
DA6
DA7
DA8
DA9
DA10
DA11
ADC1412D065_080_105_125_2
目标数据表
牧师02 - 2009年6月4日
5 37
QQ：2880707522 复制
