ADC12V170 12位， 170 MSPS ， 1.1 GHz的带宽A / D转换器，LVDS输出，
2009年4月27日
ADC12V170
12位， 170 MSPS ， 1.1 GHz的带宽A / D转换器
LVDS输出
概述
该ADC12V170是一个高性能的CMOS模拟到
数字转换器， LVDS输出。它是能够转换的
模拟输入信号转换成12位数字字速率高达170
兆每秒采样（ MSPS ） 。数据保留在芯片
一个DDR （双数据速率）格式;这允许对两边缘
同时实现了更小的包被利用输出时钟
尺寸。该转换器采用差分流水线架构
数字误差校正和片上采样和保持
电路，以减少电力消耗和外部的COM
分量计算，同时提供出色的动态perfor-
曼斯。一个独特的采样和保持阶段产生一个全功率
带宽为1.1 GHz的。该ADC12V170从双操作
+ 3.3V和+ 1.8V电源，功耗781毫瓦
功率在170 MSPS 。
独立的+ 1.8V电源的数字输出接口AL-
与降低噪音的低点低功耗运行。一加电
断特性降低功耗15毫瓦，而
还允许快速唤醒时间，全部操作。此外
有睡眠功能，消耗50毫瓦的功率和
具有更快的唤醒时间。
差分输入端提供一个满量程差分输入
摆动等于2倍于基准电压。一个稳定的1.0V
内部基准电压源提供，或者可以ADC12V170
可以通过一个外部参考操作。
时钟模式（差分与单端）和输出数据
格式（偏移二进制与2的补码）的引脚SE-
lectable 。占空比稳定性能保持在
宽范围的输入时钟占空比。
该ADC12V170是引脚兼容的ADC14V155 。这是
采用48引脚LLP封装，工作在
工业温度范围-40℃至+ 85℃ 。
特点
■
■
■
■
■
■
■
■
■
■
■
1.1 GHz的全功率带宽
内部采样和保持电路
内置1.0V精密基准
单端或差分时钟模式
时钟占空比稳定器
双路+ 3.3V和+ 1.8V电源供电
掉电模式和休眠模式
偏移二进制或二进制补码输出数据格式
LVDS输出
引脚兼容： ADC14V155
48引脚的LLP封装（ 7x7x0.8mm ， 0.5毫米引脚间距）
关键的特定连接的阳离子
■
■
■
■
■
■
■
决议
转化率
SNR （F
IN
= 70兆赫）
SFDR （F
IN
= 70兆赫）
ENOB （F
IN
= 70兆赫）
全功率带宽
耗电量
12位
170 MSPS
67.2 dBFS的（典型值）
85.8 dBFS的（典型值）
10.9位（典型值）
1.1千兆赫（典型值）
781毫瓦（典型值）
应用
■
■
■
■
■
■
■
高IF采样接收器
无线基站的接收器
电源放大器线性化器
多载波，多模式接收机
测试和测量设备
通信仪器仪表
雷达系统
框图
30016802
2009美国国家半导体公司
300168
www.national.com
ADC12V170
引脚说明和等效电路
PIN号
模拟量I / O
3
V
IN
差分模拟输入引脚。差分满量程输入信号
水平2倍于基准电压，每个输入引脚信号
集中在一个共模电压V
CM
.
符号
等效电路
描述
4
V
IN
+
43
45
V
RP
V
RM
44
V
RN
这些引脚应各自旁路AGND与低ESL
（等效串联电感） 0.1 μF的电容放在非常接近
该引脚以减少杂散电感。 0.1μF电容应
放置V之间
RP
和V
RN
尽量靠近管脚越好，
和一个10 μF电容应放置在平行。 0.1
μFcapacitor应尽可能小（优选0201） 。
V
RP
和V
RN
不应该被加载。 V
RM
可加载至1mA的
使用作为温度稳定的1.5V参考。
它建议使用V
RM
以提供共模
电压，V
CM
，对于差分模拟输入，V
IN
+和V
IN
.
该引脚可被用作在+ 1.0V内部基准电压
输出（内部基准时），或作为外部基准
电压输入（外部参考操作）。
要使用内部基准，V
REF
应去耦至AGND
使用0.1 μF ，低等效串联电感（ ESL ）电容器。在
此模式中， V
REF
默认值作为内部1.0V的输出
参考。
要使用外部基准，催该引脚与低噪声
外部参考电压。输入阻抗寻找到这
引脚的9kΩ 。因此，过驱动该引脚，输出阻抗
外部参考源应该是<<的9kΩ 。
该引脚不应该被用来源出或吸入电流。
满量程差分输入电压范围是2 * V
REF
.
这是一个四态端子控制输入时钟模式和输出
数据格式。
CLK_SEL / DF = V
A
时，CLK +和CLK-被配置为
差分时钟输入。输出数据格式是2的补数。
CLK_SEL / DF = （ 2/3） * V
A
时，CLK +和CLK-被配置为
差分时钟输入。输出数据格式为偏移二进制码。
CLK_SEL / DF = （ 1/3） * V
A
时，CLK +被配置为单端
时钟输入和CLK-应连接到AGND 。该输出数据
格式为2的补码。
CLK_SEL / DF = AGND ， CLK +被配置为单端时钟
输入和CLK-应连接到AGND 。输出数据格式是
偏移二进制码。
这是一个三态输入控制关机和休眠
模式。
PD /睡眠= V
A
，掉电启用。在掉电状态
只有基准电压电路保持活跃和电源
耗散减小。
PD /睡眠= V
A
/ 2 ，睡眠模式被启用。睡眠模式是类似
掉电模式 - 它会消耗更多的电力，但有一个更快的
恢复时间。
PD /睡眠= AGND ，正常运行。
3
www.national.com
46
V
REF
8
CLK_SEL / DF
7
PD /睡眠
ADC12V170
PIN号
11
符号
CLK +
等效电路
描述
时钟输入引脚可以被配置为接受一个单
端或差分时钟输入信号。
当单端时钟模式通过CLK_SEL选择/
DF （引脚8 ） ，连接时钟输入信号CLK +引脚和
在CLK-引脚连接到AGND 。
当差分时钟模式通过CLK_SEL / DF选择
（引脚8） ，连接的正和负时钟输入到
CLK +和CLK-引脚。
模拟输入进行采样，在时钟输入的下降沿。
12
CLK “
数字I / O
19
20
21
22
23
24
27
28
29
30
31
32
15
16
D1-/D0-
D1+/D0+
D3-/D2-
D3+/D2+
D5-/D4-
D5+/D4+
D7-/D6-
D7+/D6+
D9-/D8-
D9+/D8+
D11-/D10-
D11+/D10+
OVR-
OVR +
LVDS的数字数据输出管脚组成的12位转换
结果。 1多路复用方式：所述数据是在一个2提供
同步到DRDY +/- 。
偶数位应该DRDY的上升沿被捕获并
奇数位应该捕获DRDY的下降沿。
D0是LSB 。
D11是MSB。
超量程指示灯。这LVDS输出设定为高时，
输入幅度去外面的预期，12位转换范围
（ 0 4095 ） 。
数据就绪选通。这LVDS输出用于时钟输出
数据。它具有相同的频率作为采样时钟。的一半
的数据字是与该信号的每个边沿输出 - 从而
传送一个完整的12位字在该时钟的每一周期。该
偶位应该DRDY的上升沿和被捕获
奇数位应捕获DRDY的下降沿。
LVDS低逻辑电平。
正模拟电源引脚。这些引脚应连接到
安静的+ 3.3V电源和旁路到AGND 0.01 μF和
0.1 μF电容靠近电源引脚。
接地回路的模拟电源。
注：裸露在封装的底部焊盘必须焊接到
地平面，以确保达到额定性能。
正数字电源引脚。该引脚应连接到一个安静的
+ 3.3V电源和旁路至DGND 0.01 μF和0.1
μF电容靠近电源引脚。
接地回路的数字电源。
正驱动电源引脚的输出驱动器。该引脚应
连接到+ 1.8V的安静电压源和被旁路到
DRGND与靠近0.01 μF和0.1μF电容
电源引脚。
接地回路的数字输出驱动器电源。这些引脚
应连接至系统数字地，但并不
连接在靠近ADC的DGND和AGND引脚。
参见第6.0节（布局和接地）了解更多详情。
33
34
DRDY +
DRDY-
17, 18
模拟电源
1, 6, 9, 37, 40,
41, 48
2, 5, 10, 38,
39, 42, 47,
裸露焊盘
数字电源
13
14
DL- / DL +
V
A
AGND
V
D
DGND
25, 36
V
DR
26, 35
DRGND
www.national.com
4
ADC12V170
绝对最大额定值
（注1,2 ）
如果是用于军事/航空航天特定网络版设备是必需的，
请向美国国家半导体销售办事处/
经销商咨询具体可用性和规格。
电源电压（V
A
, V
D
)
电源电压（V
DR
)
|V
A
–V
D
|
在任何输入引脚电压
（不超过4.2V）
在任何输出引脚电压
（不超过2.35V ）
输入电流在任何其他引脚
比电源引脚（注3 ）
包输入电流（注3）
最高结温（T
J
)
-0.3V至4.2V
-0.3V至2.35V
工作额定值
工作温度
（注1,2 ）
40°C
≤
T
A
≤
+85°C
+ 3.0V至+ 3.6V
+ 1.6V至+ 2.0V
-0.05V到（Ⅴ
A
+ 0.05V)
30/70 %
0V至2.6V
1.4V至1.6V
≤
100毫伏
-0.3V到（V
A
+0.3V)
-0.3V到（V
DR
+0.2V)
± 5毫安
-50毫安
+150°C
24°C/W
电源电压（V
A
, V
D
)
输出驱动器电源（V
DR
)
时钟输入（ CLK + ， CLK- ）
时钟占空比
模拟输入引脚（V
IN
+, V
IN
-)
模拟输入共模（V
CM
)
| AGND ， DGND |
≤
100mV
热阻（ θ
JA
)
在T封装散热
A
=
5.2W
25 ° C（注4 ）
ESD额定值
人体模型（注5 ）
2000 V
机器模型（注5 ）
200 V
充电器型号
1000 V
储存温度
-65 ° C至+ 150°C
焊接过程中必须遵守国家
安森美半导体的回流温度曲线
规格。请参阅www.national.com/packaging 。
（注6 ）
5
www.national.com
ADC12V170 12位， 170 MSPS ， 1.1 GHz的带宽A / D转换器，LVDS输出，
2008年4月2日
ADC12V170
12位， 170 MSPS ， 1.1 GHz的带宽A / D转换器
LVDS输出
概述
该ADC12V170是一个高性能的CMOS模拟到
数字转换器， LVDS输出。它是能够转换的
模拟输入信号转换成12位数字字速率高达170
兆每秒采样（ MSPS ） 。数据保留在芯片
一个DDR （双数据速率）格式;这允许对两边缘
同时实现了更小的包被利用输出时钟
尺寸。该转换器采用差分流水线架构
数字误差校正和片上采样和保持
电路，以减少电力消耗和外部的COM
分量计算，同时提供出色的动态perfor-
曼斯。一个独特的采样和保持阶段产生一个全功率
带宽为1.1 GHz的。该ADC12V170从双操作
+ 3.3V和+ 1.8V电源，功耗781毫瓦
功率在170 MSPS 。
独立的+ 1.8V电源的数字输出接口AL-
与降低噪音的低点低功耗运行。一加电
断特性降低功耗15毫瓦，而
还允许快速唤醒时间，全部操作。此外
有睡眠功能，消耗50毫瓦的功率和
具有更快的唤醒时间。
差分输入端提供一个满量程差分输入
摆动等于2倍于基准电压。一个稳定的1.0V
内部基准电压源提供，或者可以ADC12V170
可以通过一个外部参考操作。
时钟模式（差分与单端）和输出数据
格式（偏移二进制与2的补码）的引脚SE-
lectable 。占空比稳定性能保持在
宽范围的输入时钟占空比。
该ADC12V170是引脚兼容的ADC14V155 。这是
采用48引脚LLP封装，工作在
工业温度范围-40℃至+ 85℃ 。
特点
■
■
■
■
■
■
■
■
■
■
■
1.1 GHz的全功率带宽
内部采样和保持电路
内置1.0V精密基准
单端或差分时钟模式
时钟占空比稳定器
双路+ 3.3V和+ 1.8V电源供电
掉电模式和休眠模式
偏移二进制或二进制补码输出数据格式
LVDS输出
引脚兼容： ADC14V155
48引脚的LLP封装（ 7x7x0.8mm ， 0.5毫米引脚间距）
关键的特定连接的阳离子
■
■
■
■
■
■
■
决议
转化率
SNR （F
IN
= 70兆赫）
SFDR （F
IN
= 70兆赫）
ENOB （F
IN
= 70兆赫）
全功率带宽
耗电量
12位
170 MSPS
67.2 dBFS的（典型值）
85.8 dBFS的（典型值）
10.9位（典型值）
1.1千兆赫（典型值）
781毫瓦（典型值）
应用
■
■
■
■
■
■
■
高IF采样接收器
无线基站的接收器
电源放大器线性化器
多载波，多模式接收机
测试和测量设备
通信仪器仪表
雷达系统
框图
30016802
2008美国国家半导体公司
300168
www.national.com
ADC12V170
引脚说明和等效电路
PIN号
模拟量I / O
3
V
IN
差分模拟输入引脚。差分满量程输入信号
水平2倍于基准电压，每个输入引脚信号
集中在一个共模电压V
CM
.
符号
等效电路
描述
4
V
IN
+
43
45
V
RP
V
RM
44
V
RN
这些引脚应各自旁路AGND与低ESL
（等效串联电感） 0.1 μF的电容放在非常接近
该引脚以减少杂散电感。 0.1μF电容应
放置V之间
RP
和V
RN
尽量靠近管脚越好，
和一个10 μF电容应放置在平行。 0.1
μFcapacitor应尽可能小（优选0201） 。
V
RP
和V
RN
不应该被加载。 V
RM
可加载至1mA的
使用作为温度稳定的1.5V参考。
它建议使用V
RM
以提供共模
电压，V
CM
，对于差分模拟输入，V
IN
+和V
IN
.
该引脚可被用作在+ 1.0V内部基准电压
输出（内部基准时），或作为外部基准
电压输入（外部参考操作）。
要使用内部基准，V
REF
应去耦至AGND
使用0.1 μF ，低等效串联电感（ ESL ）电容器。在
此模式中， V
REF
默认值作为内部1.0V的输出
参考。
要使用外部基准，催该引脚与低噪声
外部参考电压。输入阻抗寻找到这
引脚的9kΩ 。因此，过驱动该引脚，输出阻抗
外部参考源应该是<<的9kΩ 。
该引脚不应该被用来源出或吸入电流。
满量程差分输入电压范围是2 * V
REF
.
这是一个四态端子控制输入时钟模式和输出
数据格式。
CLK_SEL / DF = V
A
时，CLK +和CLK-被配置为
差分时钟输入。输出数据格式是2的补数。
CLK_SEL / DF = （ 2/3） * V
A
时，CLK +和CLK-被配置为
差分时钟输入。输出数据格式为偏移二进制码。
CLK_SEL / DF = （ 1/3） * V
A
时，CLK +被配置为单端
时钟输入和CLK-应连接到AGND 。该输出数据
格式为2的补码。
CLK_SEL / DF = AGND ， CLK +被配置为单端时钟
输入和CLK-应连接到AGND 。输出数据格式是
偏移二进制码。
这是一个三态输入控制关机和休眠
模式。
PD /睡眠= V
A
，掉电启用。在掉电状态
只有基准电压电路保持活跃和电源
耗散减小。
PD /睡眠= V
A
/ 2 ，睡眠模式被启用。睡眠模式是类似
掉电模式 - 它会消耗更多的电力，但有一个更快的
恢复时间。
PD /睡眠= AGND ，正常运行。
3
www.national.com
46
V
REF
8
CLK_SEL / DF
7
PD /睡眠
ADC12V170
PIN号
11
符号
CLK +
等效电路
描述
时钟输入引脚可以被配置为接受一个单
端或差分时钟输入信号。
当单端时钟模式通过CLK_SEL选择/
DF （引脚8 ） ，连接时钟输入信号CLK +引脚和
在CLK-引脚连接到AGND 。
当差分时钟模式通过CLK_SEL / DF选择
（引脚8） ，连接的正和负时钟输入到
CLK +和CLK-引脚。
模拟输入进行采样，在时钟输入的下降沿。
12
CLK “
数字I / O
19
20
21
22
23
24
27
28
29
30
31
32
15
16
D1-/D0-
D1+/D0+
D3-/D2-
D3+/D2+
D5-/D4-
D5+/D4+
D7-/D6-
D7+/D6+
D9-/D8-
D9+/D8+
D11-/D10-
D11+/D10+
OVR-
OVR +
LVDS的数字数据输出管脚组成的12位转换
结果。 1多路复用方式：所述数据是在一个2提供
同步到DRDY +/- 。
偶数位应该DRDY的上升沿被捕获并
奇数位应该捕获DRDY的下降沿。
D0是LSB 。
D11是MSB。
超量程指示灯。这LVDS输出设定为高时，
输入幅度去外面的预期，12位转换范围
（ 0 4095 ） 。
数据就绪选通。这LVDS输出用于时钟输出
数据。它具有相同的频率作为采样时钟。的一半
的数据字是与该信号的每个边沿输出 - 从而
传送一个完整的12位字在该时钟的每一周期。该
偶位应该DRDY的上升沿和被捕获
奇数位应捕获DRDY的下降沿。
LVDS低逻辑电平。
正模拟电源引脚。这些引脚应连接到
安静的+ 3.3V电源和旁路到AGND 0.01 μF和
0.1 μF电容靠近电源引脚。
接地回路的模拟电源。
33
34
DRDY +
DRDY-
17, 18
模拟电源
1, 6, 9, 37, 40,
41, 48
2, 5, 10, 38,
39, 42, 47
数字电源
13
14
DL- / DL +
V
A
AGND
V
D
DGND
正数字电源引脚。该引脚应连接到一个安静的
+ 3.3V电源和旁路至DGND 0.01 μF和0.1
μF电容靠近电源引脚。
接地回路的数字电源。
正驱动电源引脚的输出驱动器。该引脚应
连接到+ 1.8V的安静电压源和被旁路到
DRGND与靠近0.01 μF和0.1μF电容
电源引脚。
接地回路的数字输出驱动器电源。这些引脚
应连接至系统数字地，但并不
连接在靠近ADC的DGND和AGND引脚。
参见第6.0节（布局和接地）了解更多详情。
25, 36
V
DR
26, 35
DRGND
www.national.com
4
ADC12V170
绝对最大额定值
（注1,2 ）
如果是用于军事/航空航天特定网络版设备是必需的，
请向美国国家半导体销售办事处/
经销商咨询具体可用性和规格。
电源电压（V
A
, V
D
)
电源电压（V
DR
)
|V
A
–V
D
|
在任何输入引脚电压
（不超过4.2V）
在任何输出引脚电压
（不超过2.35V ）
输入电流在任何其他引脚
比电源引脚（注3 ）
包输入电流（注3）
最高结温（T
J
)
-0.3V至4.2V
-0.3V至2.35V
工作额定值
工作温度
（注1,2 ）
40°C
≤
T
A
≤
+85°C
+ 3.0V至+ 3.6V
+ 1.6V至+ 2.0V
-0.05V到（Ⅴ
A
+ 0.05V)
30/70 %
0V至2.6V
1.4V至1.6V
≤
100毫伏
-0.3V到（V
A
+0.3V)
-0.3V到（V
DR
+0.2V)
± 5毫安
-50毫安
+150°C
24°C/W
电源电压（V
A
, V
D
)
输出驱动器电源（V
DR
)
时钟输入（ CLK + ， CLK- ）
时钟占空比
模拟输入引脚（V
IN
+, V
IN
-)
模拟输入共模（V
CM
)
| AGND ， DGND |
≤
100mV
热阻（ θ
JA
)
在T封装散热
A
=
5.2W
25 ° C（注4 ）
ESD额定值
人体模型（注5 ）
2000 V
机器模型（注5 ）
200 V
充电器型号
1000 V
储存温度
-65 ° C至+ 150°C
焊接过程中必须遵守国家
安森美半导体的回流温度曲线
规格。请参阅www.national.com/packaging 。
（注6 ）
5
www.national.com
ADC12V170 12位， 170 MSPS ， 1.1 GHz的带宽A / D转换器，LVDS输出，
2007年10月
ADC12V170
12位， 170 MSPS ， 1.1 GHz的带宽A / D转换器
LVDS输出
概述
该ADC12V170是一个高性能的CMOS模拟到
数字转换器， LVDS输出。它是能够转换的
模拟输入信号转换成12位数字字速率高达170
兆每秒采样（ MSPS ） 。数据保留在芯片
一个DDR （双数据速率）格式;这允许对两边缘
同时实现了更小的包被利用输出时钟
尺寸。该转换器采用差分流水线架构
数字误差校正和片上采样和保持
电路，以减少电力消耗和外部的COM
分量计算，同时提供出色的动态perfor-
曼斯。一个独特的采样和保持阶段产生一个全功率
带宽为1.1 GHz的。该ADC12V170从双操作
+ 3.3V和+ 1.8V电源，功耗781毫瓦
功率在170 MSPS 。
独立的+ 1.8V电源的数字输出接口AL-
与降低噪音的低点低功耗运行。一加电
断特性降低功耗15毫瓦，而
还允许快速唤醒时间，全部操作。此外
有睡眠功能，消耗50毫瓦的功率和
具有更快的唤醒时间。
差分输入端提供一个满量程差分输入
摆动等于2倍于基准电压。一个稳定的1.0V
内部基准电压源提供，或者可以ADC12V170
可以通过一个外部参考操作。
时钟模式（差分与单端）和输出数据
格式（偏移二进制与2的补码）的引脚SE-
lectable 。占空比稳定性能保持在
宽范围的输入时钟占空比。
该ADC12V170是引脚兼容的ADC14V155 。这是
采用48引脚LLP封装，工作在
工业温度范围-40℃至+ 85℃ 。
特点
■
■
■
■
■
■
■
■
■
■
■
1.1 GHz的全功率带宽
内部采样和保持电路
内置1.0V精密基准
单端或差分时钟模式
时钟占空比稳定器
双路+ 3.3V和+ 1.8V电源供电
掉电模式和休眠模式
偏移二进制或二进制补码输出数据格式
LVDS输出
引脚兼容： ADC14V155
48引脚的LLP封装（ 7x7x0.8mm ， 0.5毫米引脚间距）
关键的特定连接的阳离子
■
■
■
■
■
■
■
决议
转化率
SNR （F
IN
= 70兆赫）
SFDR （F
IN
= 70兆赫）
ENOB （F
IN
= 70兆赫）
全功率带宽
耗电量
12位
170 MSPS
67.2 dBFS的（典型值）
85.8 dBFS的（典型值）
10.9位（典型值）
1.1千兆赫（典型值）
781毫瓦（典型值）
应用
■
■
■
■
■
■
■
高IF采样接收器
无线基站的接收器
电源放大器线性化器
多载波，多模式接收机
测试和测量设备
通信仪器仪表
雷达系统
框图
30016802
2007美国国家半导体公司
300168
www.national.com
ADC12V170
引脚说明和等效电路
PIN号
模拟量I / O
3
V
IN
差分模拟输入引脚。差分满量程输入信号
水平2倍于基准电压，每个输入引脚信号
集中在一个共模电压V
CM
.
符号
等效电路
描述
4
V
IN
+
43
45
V
RP
V
RM
44
V
RN
这些引脚应各自旁路AGND与低ESL
（等效串联电感） 0.1 μF的电容放在非常接近
该引脚以减少杂散电感。 0.1μF电容应
放置V之间
RP
和V
RN
尽量靠近管脚越好，
和一个10 μF电容应放置在平行。 0.1
μFcapacitor应尽可能小（优选0201） 。
V
RP
和V
RN
不应该被加载。 V
RM
可加载至1mA的
使用作为温度稳定的1.5V参考。
它建议使用V
RM
以提供共模
电压，V
CM
，对于差分模拟输入，V
IN
+和V
IN
.
该引脚可被用作在+ 1.0V内部基准电压
输出（内部基准时），或作为外部基准
电压输入（外部参考操作）。
要使用内部基准，V
REF
应去耦至AGND
使用0.1 μF ，低等效串联电感（ ESL ）电容器。在
此模式中， V
REF
默认值作为内部1.0V的输出
参考。
要使用外部基准，催该引脚与低噪声
外部参考电压。输入阻抗寻找到这
引脚的9kΩ 。因此，过驱动该引脚，输出阻抗
外部参考源应该是<<的9kΩ 。
该引脚不应该被用来源出或吸入电流。
满量程差分输入电压范围是2 * V
REF
.
这是一个四态端子控制输入时钟模式和输出
数据格式。
CLK_SEL / DF = V
A
时，CLK +和CLK-被配置为
差分时钟输入。输出数据格式是2的补数。
CLK_SEL / DF = （ 2/3） * V
A
时，CLK +和CLK-被配置为
差分时钟输入。输出数据格式为偏移二进制码。
CLK_SEL / DF = （ 1/3） * V
A
时，CLK +被配置为单端
时钟输入和CLK-应连接到AGND 。该输出数据
格式为2的补码。
CLK_SEL / DF = AGND ， CLK +被配置为单端时钟
输入和CLK-应连接到AGND 。输出数据格式是
偏移二进制码。
这是一个三态输入控制关机和休眠
模式。
PD /睡眠= V
A
，掉电启用。在掉电状态
只有基准电压电路保持活跃和电源
耗散减小。
PD /睡眠= V
A
/ 2 ，睡眠模式被启用。睡眠模式是类似
掉电模式 - 它会消耗更多的电力，但有一个更快的
恢复时间。
PD /睡眠= AGND ，正常运行。
3
www.national.com
46
V
REF
8
CLK_SEL / DF
7
PD /睡眠
ADC12V170
PIN号
11
符号
CLK +
等效电路
描述
时钟输入引脚可以被配置为接受一个单
端或差分时钟输入信号。
当单端时钟模式通过CLK_SEL选择/
DF （引脚8 ） ，连接时钟输入信号CLK +引脚和
在CLK-引脚连接到AGND 。
当差分时钟模式通过CLK_SEL / DF选择
（引脚8） ，连接的正和负时钟输入到
CLK +和CLK-引脚。
模拟输入进行采样，在时钟输入的下降沿。
12
CLK “
数字I / O
19
20
21
22
23
24
27
28
29
30
31
32
15
16
D1-/D0-
D1+/D0+
D3-/D2-
D3+/D2+
D5-/D4-
D5+/D4+
D7-/D6-
D7+/D6+
D9-/D8-
D9+/D8+
D11-/D10-
D11+/D10+
OVR-
OVR +
LVDS的数字数据输出管脚组成的12位转换
结果。 1多路复用方式：所述数据是在一个2提供
同步到DRDY +/- 。
偶数位应该DRDY的上升沿被捕获并
奇数位应该捕获DRDY的下降沿。
D0是LSB 。
D11是MSB。
超量程指示灯。这LVDS输出设定为高时，
输入幅度去外面的预期，12位转换范围
（ 0 4095 ） 。
数据就绪选通。这LVDS输出用于时钟输出
数据。它具有相同的频率作为采样时钟。的一半
的数据字是与该信号的每个边沿输出 - 从而
传送一个完整的12位字在该时钟的每一周期。该
偶位应该DRDY的上升沿和被捕获
奇数位应捕获DRDY的下降沿。
LVDS低逻辑电平。
正模拟电源引脚。这些引脚应连接到
安静的+ 3.3V电源和旁路到AGND 0.01 μF和
0.1 μF电容靠近电源引脚。
接地回路的模拟电源。
33
34
DRDY +
DRDY-
17, 18
模拟电源
1, 6, 9, 37, 40,
41, 48
2, 5, 10, 38,
39, 42, 47
数字电源
13
14
DL- / DL +
V
A
AGND
V
D
DGND
正数字电源引脚。该引脚应连接到一个安静的
+ 3.3V电源和旁路至DGND 0.01 μF和0.1
μF电容靠近电源引脚。
接地回路的数字电源。
正驱动电源引脚的输出驱动器。该引脚应
连接到+ 1.8V的安静电压源和被旁路到
DRGND与靠近0.01 μF和0.1μF电容
电源引脚。
接地回路的数字输出驱动器电源。这些引脚
应连接至系统数字地，但并不
连接在靠近ADC的DGND和AGND引脚。
参见第6.0节（布局和接地）了解更多详情。
25, 36
V
DR
26, 35
DRGND
www.national.com
4
ADC12V170
绝对最大额定值
（注1,2 ）
如果是用于军事/航空航天特定网络版设备是必需的，
请向美国国家半导体销售办事处/
经销商咨询具体可用性和规格。
电源电压（V
A
, V
D
)
电源电压（V
DR
)
|V
A
–V
D
|
在任何输入引脚电压
（不超过4.2V）
在任何输出引脚电压
（不超过2.35V ）
输入电流在任何其他引脚
比电源引脚（注3 ）
包输入电流（注3）
最高结温（T
J
)
-0.3V至4.2V
-0.3V至2.35V
工作额定值
工作温度
（注1,2 ）
40°C
≤
T
A
≤
+85°C
+ 3.0V至+ 3.6V
+ 1.6V至+ 2.0V
-0.05V到（Ⅴ
A
+ 0.05V)
30/70 %
0V至2.6V
1.4V至1.6V
≤
100毫伏
-0.3V到（V
A
+0.3V)
-0.3V到（V
DR
+0.2V)
± 5毫安
-50毫安
+150°C
24°C/W
电源电压（V
A
, V
D
)
输出驱动器电源（V
DR
)
时钟输入（ CLK + ， CLK- ）
时钟占空比
模拟输入引脚（V
IN
+, V
IN
-)
模拟输入共模（V
CM
)
| AGND ， DGND |
≤
100mV
热阻（ θ
JA
)
在T封装散热
A
=
5.2W
25 ° C（注4 ）
ESD额定值
人体模型（注5 ）
2000 V
机器模型（注5 ）
200 V
充电器型号
1000 V
储存温度
-65 ° C至+ 150°C
焊接过程中必须遵守国家
安森美半导体的回流温度曲线
规格。请参阅www.national.com/packaging 。
（注6 ）
5
www.national.com
QQ：2880707522 复制
