添加收藏夹  设为首页  深圳服务热线:13692101218  13751165337
51电子网联系电话:13692101218
位置:首页 > IC型号导航 > 首字符A型号页 > 首字符A的型号第1075页 > ADC1213D
ADC1213D系列
双通道12位ADC ; 65 MSPS, 80 MSPS, 105 Msps的或125 MSPS ;
JESD204A串行接口
启示录7 - 2011年6月9日
产品数据表
1.概述
该ADC1213D是一个双通道12位模拟数字转换器( ADC ),用于优化
高动态性能和低功耗,采样速率高达125 MSPS 。流水线
架构和输出误差校正保证ADC1213D是准确的,足以
保证零丢失编码在整个工作范围内。从3 V供应
源模拟和1.8 V电源的输出驱动器,它内嵌了两个串行输出。
而每个通道的差分符合JESD204A标准。集成串行
外围接口(SPI) ,用户可以很容易地配置ADC 。一组集成电路
配置也可通过采取二进制级别控制引脚,用于在
电。该装置还包括一个可编程的满量程SPI为允许灵活的输入
电压范围为1V至2V(峰 - 峰值) 。
优良的动态性能,从基带保持到输入频率
170 MHz或更多,使得ADC1213D非常适用于通信,成像的使用,以及
医疗应用。
2.特点和好处科幻TS
SNR , 70 dBFS的; SFDR , 86 dBc的
采样速率高达125 MSPS
2时钟输入划分为更小的抖动
贡献
3 V , 1.8 V单电源供电
灵活的输入电压范围:
1伏(峰 - 峰值)至2 V (峰 - 峰值)
两个可配置的串行输出
符合JESD204A串行
传输标准
销与兼容
ADC1613D系列, ADC1413D系列,
和ADC1113D125
输入带宽, 600 MHz的
功耗995毫瓦,在80 MSPS
SPI寄存器编程
占空比稳定器( DCS )
高IF能力
偏移二进制,二进制补码,灰色
CODE
省电模式和睡眠模式
HVQFN56包
恩智浦半导体
ADC1213D系列
双通道12位ADC ; JESD204A串行接口
3.应用
无线和有线宽带
通讯
频谱分析
超声设备
便携式仪表
成像系统
软件定义无线电
4.订购信息
表1中。
订购信息
采样
频率
( Msps的)
125
105
80
65
名字
HVQFN56
HVQFN56
HVQFN56
HVQFN56
描述
VERSION
类型编号
ADC1213D125HN/C1
ADC1213D105HN/C1
ADC1213D080HN/C1
ADC1213D065HN/C1
塑料的热增强型非常薄四方扁平封装; SOT684-7
没有线索; 56终端;体8
8
0.85 mm
塑料的热增强型非常薄四方扁平封装; SOT684-7
没有线索; 56终端;体8
8
0.85 mm
塑料的热增强型非常薄四方扁平封装; SOT684-7
没有线索; 56终端;体8
8
0.85 mm
塑料的热增强型非常薄四方扁平封装; SOT684-7
没有线索; 56终端;体8
8
0.85 mm
ADC1213D_SER
本文档中提供的所有信息受法律免责声明。
NXP B.V. 2011保留所有权利。
产品数据表
启示录7 - 2011年6月9日
2 42
恩智浦半导体
ADC1213D系列
双通道12位ADC ; JESD204A串行接口
5.框图
CFG ( 03)
SCLK
SDIO
CS
错误
校正和
数字
处理
SPI
SYNCP
SYNCn
INAP
T / H
输入
舞台
INAM
ADC核心
12-BIT
流水线
D11至D0
OTR
SCRAMBLER一
编码器8位/ 10位
SWING_n
序列化一个
10-bit
产量
缓冲液A
CMLPA
8-bit
时钟输入
STAGE & DUTY
周期控制
车架总成
8-bit
CMLNA
CLKP
DLL
PLL
CLKM
错误
校正和
数字
处理
编码器的8位/ 10位的乙
SCRAMBLER B
串行B
10-bit
产量
缓冲液B
CMLPB
8-bit
8-bit
INBP
T / H
输入
舞台
INBM
ADC B CORE
12-BIT
流水线
OTR
D11至D0
CMLNB
SWING_n
时钟输入
STAGE & DUTY
周期控制
ADC1213D
扰码器复位
REFBT
系统
参考和
动力
管理
REFAB
REFAT
VCMA
005aaa120
REFBB
VCMB
SENSE VREF
图1 。
框图
ADC1213D_SER
本文档中提供的所有信息受法律免责声明。
NXP B.V. 2011保留所有权利。
产品数据表
启示录7 - 2011年6月9日
3 42
恩智浦半导体
ADC1213D系列
双通道12位ADC ; JESD204A串行接口
6.管脚信息
6.1钢钉
48 SWING_1
47 SWING_0
44 SYNCN
VDDD 27
INAP
INAM
VCMA
REFAT
REFAB
AGND
CLKP
CLKN
AGND
1
2
3
4
5
6
7
8
9
43 SYNCP
42 DGND
41 DGND
40 VDDD
39 CMLPA
38 CMLNA
37 VDDD
36 DGND
35 DGND
34 VDDD
33 CMLNB
32 CMLPB
31 VDDD
30 DGND
29 DGND
DGND 28
005aaa121
54 SENSE
ADC1213D
REFBB 10
REFBT 11
VCMB 12
INBM 13
INBP 14
VDDA 15
VDDA 16
SCLK 17
SDIO 18
CS 19
AGND 20
RESET 21
SCRAMBLER 22
23 CFG0
24 CFG1
CFG2 25
CFG3 26
透明的顶视图
图2 。
钢钉图
6.2引脚说明
表2中。
符号
INAP
INAM
VCMA
REFAT
REFAB
AGND
CLKP
CLKM
AGND
REFBB
REFBT
VCMB
ADC1213D_SER
引脚说明
1
2
3
4
5
6
7
8
9
10
11
12
TYPE
[1]
I
I
O
O
O
G
I
I
G
O
O
O
描述
A通道模拟输入
渠道互补的模拟输入
通道A的输出共模电压
通道顶参考
A通道底部参考
模拟地
时钟输入
互补时钟输入
模拟地
B通道底部参考
通道B上基准
通道B的输出共模电压
NXP B.V. 2011保留所有权利。
本文档中提供的所有信息受法律免责声明。
产品数据表
启示录7 - 2011年6月9日
45 DGND
52 AGND
51 AGND
46 VDDD
56 VDDA
53 VDDA
50 VDDA
55 VREF
49 DNC
4 42
恩智浦半导体
ADC1213D系列
双通道12位ADC ; JESD204A串行接口
引脚说明
- 续
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
38
39
40
41
42
43
44
45
46
47
48
49
50
51
52
TYPE
[1]
I
I
P
P
I
I / O
I
G
I
I
I / O
I / O
I / O
I / O
P
G
G
G
P
O
O
P
G
G
P
O
O
P
G
G
I
I
G
P
I
I
O
P
G
G
描述
通道B互补的模拟输入
B通道模拟输入
模拟电源3 V
模拟电源3 V
SPI时钟
SPI的数据输入/输出
芯片选择
模拟地
JEDEC数字IP复位
加扰器启用和禁用
SEE
表28
(输入)或OTRA (输出)
[2]
SEE
表28
(输入)或OTRB (输出)
[2]
SEE
表28
(输入)
SEE
表28
(输入)
数字电源1.8 V
数字地
数字地
数字地
数字电源1.8 V
通道B输出
通道B互补输出
数字电源1.8 V
数字地
数字地
数字电源1.8 V
A通道互补输出
通道A输出
数字电源1.8 V
数字地
数字地
从FPGA的同步
从FPGA的同步
数字地
数字电源1.8 V
JESD204串行缓冲器的可编程输出摆幅
JESD204串行缓冲器的可编程输出摆幅
不要连接
模拟电源3 V
模拟地
模拟地
表2中。
符号
INBM
INBP
VDDA
VDDA
SCLK
SDIO
CS
AGND
RESET
SCRAMBLER
CFG0
CFG1
CFG2
CFG3
VDDD
DGND
DGND
DGND
VDDD
CMLPB
CMLNB
VDDD
DGND
DGND
VDDD
CMLNA
CMLPA
VDDD
DGND
DGND
SYNCP
SYNCn
DGND
VDDD
SWING_0
SWING_1
DNC
VDDA
AGND
AGND
ADC1213D_SER
本文档中提供的所有信息受法律免责声明。
NXP B.V. 2011保留所有权利。
产品数据表
启示录7 - 2011年6月9日
5 42
ADC1213D系列
双通道12位ADC ; 65 MSPS, 80 MSPS, 105 Msps的或125 MSPS ;
JESD204A串行接口
启示录6 - 2011年2月9日
产品数据表
1.概述
该ADC1213D是一个双通道12位模拟数字转换器( ADC ),用于优化
高动态性能和低功耗,采样速率高达125 MSPS 。流水线
架构和输出误差校正保证ADC1213D是准确的,足以
保证零丢失编码在整个工作范围内。从3 V供应
源模拟和1.8 V电源的输出驱动器,它内嵌了两个串行输出。
而每个通道的差分符合JESD204A标准。集成串行
外围接口(SPI) ,用户可以很容易地配置ADC 。一组集成电路
配置也可通过采取二进制级别控制引脚,用于在
电。该装置还包括一个可编程的满量程SPI为允许灵活的输入
电压范围为1V至2V(峰 - 峰值) 。
优良的动态性能,从基带保持到输入频率
170 MHz或更多,使得ADC1213D非常适用于通信,成像的使用,以及
医疗应用。
2.特点和好处科幻TS
SNR , 70 dBFS的; SFDR , 86 dBc的
采样速率高达125 MSPS
2时钟输入划分为更小的抖动
贡献
3 V , 1.8 V单电源供电
灵活的输入电压范围:
1伏(峰 - 峰值)至2 V (峰 - 峰值)
两个可配置的串行输出
符合JESD204A串行
传输标准
销与兼容
ADC1613D系列, ADC1413D系列,
和ADC1113D125
输入带宽, 600 MHz的
功耗995毫瓦,在80 MSPS
SPI寄存器编程
占空比稳定器( DCS )
高IF能力
偏移二进制,二进制补码,灰色
CODE
省电模式和睡眠模式
HVQFN56包
恩智浦半导体
ADC1213D系列
双通道12位ADC ; JESD204A串行接口
3.应用
无线和有线宽带
通讯
频谱分析
超声设备
便携式仪表
成像系统
软件定义无线电
4.订购信息
表1中。
订购信息
采样
频率
( Msps的)
125
105
80
65
名字
HVQFN56
HVQFN56
HVQFN56
HVQFN56
描述
VERSION
类型编号
ADC1213D125HN/C1
ADC1213D105HN/C1
ADC1213D080HN/C1
ADC1213D065HN/C1
塑料的热增强型非常薄四方扁平封装; SOT684-7
没有线索; 56终端;体8
8
0.85 mm
塑料的热增强型非常薄四方扁平封装; SOT684-7
没有线索; 56终端;体8
8
0.85 mm
塑料的热增强型非常薄四方扁平封装; SOT684-7
没有线索; 56终端;体8
8
0.85 mm
塑料的热增强型非常薄四方扁平封装; SOT684-7
没有线索; 56终端;体8
8
0.85 mm
ADC1213D_SER
本文档中提供的所有信息受法律免责声明。
NXP B.V. 2011保留所有权利。
产品数据表
启示录6 - 2011年2月9日
2 42
恩智浦半导体
ADC1213D系列
双通道12位ADC ; JESD204A串行接口
5.框图
CFG ( 03)
SCLK
SDIO
CS
错误
校正和
数字
处理
SPI
SYNCP
SYNCn
INAP
T / H
输入
舞台
INAM
8-bit
时钟输入
STAGE & DUTY
周期控制
车架总成
ADC核心
12-BIT
流水线
D11至D0
OTR
SCRAMBLER一
编码器8位/ 10位
SWING_n
序列化一个
10-bit
产量
缓冲液A
CMLPA
8-bit
CMLNA
CLKP
DLL
PLL
CLKM
错误
校正和
数字
处理
编码器的8位/ 10位的乙
SCRAMBLER B
串行B
10-bit
产量
缓冲液B
CMLPB
8-bit
8-bit
INBP
T / H
输入
舞台
INBM
ADC B CORE
12-BIT
流水线
OTR
D11至D0
CMLNB
SWING_n
时钟输入
STAGE & DUTY
周期控制
系统
参考和
动力
管理
ADC1213D
扰码器复位
REFBT
REFBB
VCMB
REFAB
REFAT
VCMA
005aaa120
SENSE VREF
图1 。
框图
ADC1213D_SER
本文档中提供的所有信息受法律免责声明。
NXP B.V. 2011保留所有权利。
产品数据表
启示录6 - 2011年2月9日
3 42
恩智浦半导体
ADC1213D系列
双通道12位ADC ; JESD204A串行接口
6.管脚信息
6.1钢钉
48 SWING_1
47 SWING_0
44 SYNCN
INAP
INAM
VCMA
REFAT
REFAB
AGND
CLKP
CLKN
AGND
1
2
3
4
5
6
7
8
9
43 SYNCP
42 DGND
41 DGND
40 VDDD
39 CMLPA
38 CMLNA
37 VDDD
36 DGND
35 DGND
34 VDDD
33 CMLNB
32 CMLPB
31 VDDD
30 DGND
29 DGND
DGND 28
005aaa121
54 SENSE
ADC1213D
REFBB 10
REFBT 11
VCMB 12
INBM 13
INBP 14
VDDA 15
VDDA 16
SCLK 17
SDIO 18
CS 19
AGND 20
RESET 21
SCRAMBLER 22
23 CFG0
24 CFG1
CFG2 25
CFG3 26
VDDD 27
透明的顶视图
图2 。
钢钉图
6.2引脚说明
表2中。
符号
INAP
INAM
VCMA
REFAT
REFAB
AGND
CLKP
CLKM
AGND
REFBB
REFBT
VCMB
ADC1213D_SER
引脚说明
1
2
3
4
5
6
7
8
9
10
11
12
TYPE
[1]
I
I
O
O
O
G
I
I
G
O
O
O
描述
A通道模拟输入
渠道互补的模拟输入
通道A的输出共模电压
通道顶参考
A通道底部参考
模拟地
时钟输入
互补时钟输入
模拟地
B通道底部参考
通道B上基准
通道B的输出共模电压
NXP B.V. 2011保留所有权利。
本文档中提供的所有信息受法律免责声明。
产品数据表
启示录6 - 2011年2月9日
45 DGND
52 AGND
51 AGND
46 VDDD
56 VDDA
53 VDDA
50 VDDA
55 VREF
49 DNC
4 42
恩智浦半导体
ADC1213D系列
双通道12位ADC ; JESD204A串行接口
引脚说明
- 续
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
38
39
40
41
42
43
44
45
46
47
48
49
50
51
52
TYPE
[1]
I
I
P
P
I
I / O
I
G
I
I
I / O
I / O
I / O
I / O
P
G
G
G
P
O
O
P
G
G
P
O
O
P
G
G
I
I
G
P
I
I
O
P
G
G
描述
通道B互补的模拟输入
B通道模拟输入
模拟电源3 V
模拟电源3 V
SPI时钟
SPI的数据输入/输出
芯片选择
模拟地
JEDEC数字IP复位
加扰器启用和禁用
SEE
表28
(输入)或OTRA (输出)
[2]
SEE
表28
(输入)或OTRB (输出)
[2]
SEE
表28
(输入)
SEE
表28
(输入)
数字电源1.8 V
数字地
数字地
数字地
数字电源1.8 V
通道B输出
通道B互补输出
数字电源1.8 V
数字地
数字地
数字电源1.8 V
A通道互补输出
通道A输出
数字电源1.8 V
数字地
数字地
从FPGA的同步
从FPGA的同步
数字地
数字电源1.8 V
JESD204串行缓冲器的可编程输出摆幅
JESD204串行缓冲器的可编程输出摆幅
不要连接
模拟电源3 V
模拟地
模拟地
表2中。
符号
INBM
INBP
VDDA
VDDA
SCLK
SDIO
CS
AGND
RESET
SCRAMBLER
CFG0
CFG1
CFG2
CFG3
VDDD
DGND
DGND
DGND
VDDD
CMLPB
CMLNB
VDDD
DGND
DGND
VDDD
CMLNA
CMLPA
VDDD
DGND
DGND
SYNCP
SYNCn
DGND
VDDD
SWING_0
SWING_1
DNC
VDDA
AGND
AGND
ADC1213D_SER
本文档中提供的所有信息受法律免责声明。
NXP B.V. 2011保留所有权利。
产品数据表
启示录6 - 2011年2月9日
5 42
ADC1213D系列
双通道12位ADC ; 65 MSPS, 80 MSPS, 105 Msps的或125 MSPS
版本05 - 2010年4月23日
初步数据表
1.概述
该ADC1213D是一个双通道12位模拟数字转换器( ADC ),用于优化
高动态性能,并在采样速率高达125 MSPS低功耗。流水线
架构和输出误差校正保证ADC1213D是准确的,足以
保证零丢失编码在整个工作范围内。从3 V供应
源模拟和1.8 V电源的输出驱动器,它内嵌了两个串行输出。
而每个通道的差分符合JESD204A标准。集成串行
外围接口(SPI) ,用户可以很容易地配置ADC 。一组集成电路
配置也可通过采取二进制级别控制引脚,用于在
电。该装置还包括一个SPI可编程满量程为允许灵活的输入
电压范围从1伏至2 V (峰 - 峰值) 。
优良的动态性能,从基带保持到输入频率
170 MHz或更多,使得ADC1213D非常适用于通信,成像的使用,以及
医疗应用。
2.特点和好处科幻TS
SNR , 70 dBFS的; SFDR , 86 dBc的
采样速率高达125 MSPS
2个时钟输入分频器的抖动
贡献
3 V , 1.8 V单电源供电
灵活的输入电压范围:
1 V 2 V(峰 - 峰)
两个可配置的串行输出
INL
±
1 LSB ; DNL
±
0.5 LSB
引脚与ADC1213D兼容
系列
HVQFN56包
输入带宽, 600 MHz的
功耗995毫瓦,在80 MSPS
SPI寄存器编程
占空比稳定器
高IF能力
偏移二进制,二进制补码,灰色
CODE
省电模式和睡眠模式
符合JESD204A串行
传输标准
3.应用
无线和有线宽带
通讯
频谱分析
超声设备
便携式仪表
成像系统
软件定义无线电
恩智浦半导体
ADC1213D系列
ADC1213D系列
4.订购信息
表1中。
订购信息
采样
频率
( Msps的)
125
105
80
65
名字
HVQFN56
HVQFN56
HVQFN56
HVQFN56
描述
VERSION
类型编号
ADC1213D125HN/C1
ADC1213D105HN/C1
ADC1213D080HN/C1
ADC1213D065HN/C1
塑料的热增强型非常薄四方扁平封装; SOT684-7
没有线索; 56终端;体8
×
8
×
0.85 mm
塑料的热增强型非常薄四方扁平封装; SOT684-7
没有线索; 56终端;体8
×
8
×
0.85 mm
塑料的热增强型非常薄四方扁平封装; SOT684-7
没有线索; 56终端;体8
×
8
×
0.85 mm
塑料的热增强型非常薄四方扁平封装; SOT684-7
没有线索; 56终端;体8
×
8
×
0.85 mm
5.框图
CFG ( 03)
SDIO / DCS
CS
SCLK / DCS
错误
校正和
数字
处理
SPI
SYNCP
SYNCn
INAP
T / H
输入
舞台
INAM
8-bit
时钟输入
STAGE & DUTY
周期控制
车架总成
ADCA核心
12-BIT
流水线
D11至D0
OTR
SCRAMBLER一
编码器8位/ 10位
SWING_n
序列化一个
10-bit
产量
缓冲液A
CMLPA
8-bit
CMLNA
CLKP
DLL
PLL
CLKM
错误
校正和
数字
处理
编码器的8位/ 10位的乙
SCRAMBLER B
串行B
10-bit
产量
缓冲液B
CMLPB
8-bit
8-bit
INBP
T / H
输入
舞台
INBM
ADCB核心
12-BIT
流水线
OTR
D11至D0
CMLNB
SWING_n
时钟输入
STAGE & DUTY
周期控制
ADC1213D
扰码器复位
REFBT
系统
参考和
动力
管理
REFAB
REFAT
005aaa120
REFBB
VCMB
VCMA
SENSE VREF
图1 。
框图
ADC1213D_SER_5
本文档中提供的所有信息受法律免责声明。
NXP B.V. 2010保留所有权利。
初步数据表
版本05 - 2010年4月23日
2 41
恩智浦半导体
ADC1213D系列
ADC1213D系列
6.管脚信息
6.1钢钉
48 SWING_1
47 SWING - 0
44 SYNCN
INAP
INAM
VCMA
REFAT
REFAB
AGND
CLKP
CLKN
AGND
1
2
3
4
5
6
7
8
9
43 SYNCP
42 DGND
41 DGND
40 VDDD
39 CMLPA
38 CMLNA
37 VDDD
36 DGND
35 DGND
34 VDDD
33 CMLNB
32 CMLPB
31 VDDD
30 DGND
29 DGND
DGND 28
005aaa121
54 SENSE
ADC1213D
REFBB 10
REFBT 11
VCMB 12
INBM 13
INBP 14
VDDA 15
VDDA 16
SCLK / DFS 17
SDIO / DCS 18
CS 19
AGND 20
RESET 21
SCRAMBLER 22
23 CFG0
24 CFG1
CFG2 25
CFG3 26
VDDD 27
透明的顶视图
图2 。
钢钉图
6.2引脚说明
表2中。
符号
INAP
INAM
VCMA
REFAT
REFAB
AGND
CLKP
CLKM
AGND
REFBB
REFBT
VCMB
ADC1213D_SER_5
引脚说明
1
2
3
4
5
6
7
8
9
10
11
12
TYPE
[1]
I
I
O
O
O
G
I
I
G
O
O
O
描述
A通道模拟输入
渠道互补的模拟输入
通道A的输出共模电压
通道顶参考
A通道底部参考
模拟地
时钟输入
互补时钟输入
模拟地
B通道底部参考
通道B上基准
通道B的输出共模电压
NXP B.V. 2010保留所有权利。
本文档中提供的所有信息受法律免责声明。
初步数据表
版本05 - 2010年4月23日
45 DGND
52 AGND
51 AGND
46 VDDD
56 VDDA
53 VDDA
50 VDDA
55 VREF
49 DNC
3 41
恩智浦半导体
ADC1213D系列
ADC1213D系列
引脚说明
- 续
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
38
39
40
41
42
43
44
45
46
47
48
49
50
51
TYPE
[1]
I
I
P
P
I
I / O
I
G
I
I
I / O
I / O
I / O
I / O
P
G
G
G
P
O
O
P
G
G
P
O
O
P
G
G
I
I
G
P
I
I
O
P
G
描述
通道B互补的模拟输入
B通道模拟输入
模拟电源3 V
模拟电源3 V
SPI时钟
数据格式选择
SPI的数据输入/输出
占空比稳定器
片选吧
模拟地
JEDEC数字IP复位
加扰器启用和禁用
SEE
表28
(输入)或OTRA (输出)
[2]
SEE
表28
(输入)或OTRB (输出)
[2]
SEE
表28
(输入)
SEE
表28
(输入)
数字电源1.8 V
数字地
数字地
数字地
数字电源1.8 V
通道B输出
通道B互补输出
数字电源1.8 V
数字地
数字地
数字电源1.8 V
A通道互补输出
通道A输出
数字电源1.8 V
数字地
数字地
从FPGA的同步
从FPGA的同步
数字地
数字电源1.8 V
JESD204串行缓冲器的可编程输出摆幅
JESD204串行缓冲器的可编程输出摆幅
不要连接
模拟电源3 V
模拟地
NXP B.V. 2010保留所有权利。
表2中。
符号
INBM
INBP
VDDA
VDDA
SCLK / DCS
SDIO / DCS
CS
AGND
RESET
SCRAMBLER
CFG0
CFG1
CFG2
CFG3
VDDD
DGND
DGND
DGND
VDDD
CMLPB
CMLNB
VDDD
DGND
DGND
VDDD
CMLNA
CMLPA
VDDD
DGND
DGND
SYNCP
SYNCn
DGND
VDDD
SWING_0
SWING_1
DNC
VDDA
AGND
ADC1213D_SER_5
本文档中提供的所有信息受法律免责声明。
初步数据表
版本05 - 2010年4月23日
4 41
恩智浦半导体
ADC1213D系列
ADC1213D系列
引脚说明
- 续
52
53
54
55
56
TYPE
[1]
G
P
I
I / O
P
描述
模拟地
模拟电源3 V
参考编程引脚
参考电压输入/输出
模拟电源3 V
表2中。
符号
AGND
VDDA
SENSE
VREF
VDDA
[1]
[2]
P:电源; G:地面; I:输入; ○:输出; I / O:输入/输出。
OTRA代表“范围出” A. OTRB表示“超出范围”B
7.极限值
表3中。
极限值
按照绝对最大额定值系统( IEC 60134 ) 。
符号
V
DDA
V
DDD
ΔV
CC
T
英镑
T
AMB
T
j
[1]
[2]
参数
模拟电源电压
数字电源电压
电源电压差
储存温度
环境温度
结温
条件
[1]
[2]
0.4
0.4
<tbd>
55
40
-
最大
+4.6
+2.5
<tbd>
+125
+85
125
单位
V
V
V
°C
°C
°C
V
DDA
V
DDD
电源电压V
DDA
可以具有的任何值
0.5
V和7.0 V提供的电源电压
差异
ΔV
CC
得到尊重。
电源电压V
DDD
可以具有的任何值
0.5
V和+ 5.0V提供的电源电压
差异
ΔV
CC
得到尊重。
8.热特性
表4 。
符号
R
号(j -a)的
R
日(J -C )
[1]
热特性
参数
从结点到环境的热阻
从结热阻到外壳
条件
[1]
[1]
典型值
17.8
6.8
单位
K / W
K / W
为六层值板在静止空气中以最小的25热通孔。
9.静态特性
表5 。
符号
耗材
V
DDA
V
DDD
I
DDA
模拟电源电压
数字电源电压
模拟电源电流
f
CLK
= 125 MSPS ;
f
i
= 70 MHz的
2.85
1.65
-
3.0
1.8
343
3.4
1.95
-
V
V
mA
特征
[1]
参数
条件
典型值
最大
单位
ADC1213D_SER_5
本文档中提供的所有信息受法律免责声明。
NXP B.V. 2010保留所有权利。
初步数据表
版本05 - 2010年4月23日
5 41
ADC1213D系列
双通道12位ADC ; 65 MSPS, 80 MSPS, 105 Msps的或125 MSPS ;
JESD204A串行接口
牧师08 - 2012年7月2日
产品数据表
1.概述
该ADC1213D是一个双通道12位模拟数字转换器( ADC ),用于优化
高动态性能和低功耗,采样速率高达125 MSPS 。流水线
架构和输出误差校正保证ADC1213D是准确的,足以
保证零丢失编码在整个工作范围内。从3 V供应
源模拟和1.8 V电源的输出驱动器,它内嵌了两个串行输出。
而每个通道的差分符合JESD204A标准。集成串行
外围接口(SPI) ,用户可以很容易地配置ADC 。一组集成电路
配置也可通过采取二进制级别控制引脚,用于在
电。该装置还包括一个可编程的满量程SPI为允许灵活的输入
电压范围为1V至2V(峰 - 峰值) 。
优良的动态性能,从基带保持到输入频率
170 MHz或更多,使得ADC1213D非常适用于通信,成像的使用,以及
医疗应用。
2.特点和好处科幻TS
SNR , 70 dBFS的; SFDR , 86 dBc的
采样速率高达125 MSPS
2时钟输入划分为更小的抖动
贡献
3 V , 1.8 V单电源供电
灵活的输入电压范围:
1伏(峰 - 峰值)至2 V (峰 - 峰值)
两个可配置的串行输出
符合JESD204A串行
传输标准
销与兼容
ADC1613D系列, ADC1413D系列,
和ADC1113D125
输入带宽, 600 MHz的
功耗995毫瓦,在80 MSPS
SPI寄存器编程
占空比稳定器( DCS )
高IF能力
偏移二进制,二进制补码,灰色
CODE
省电模式和睡眠模式
HVQFN56包
集成设备技术
ADC1213D系列
双通道12位ADC ; JESD204A串行接口
3.应用
无线和有线宽带
通讯
频谱分析
超声设备
便携式仪表
成像系统
软件定义无线电
4.订购信息
表1中。
订购信息
采样
频率
( Msps的)
125
105
80
65
名字
HVQFN56
HVQFN56
HVQFN56
HVQFN56
描述
VERSION
类型编号
ADC1213D125HN-C1
ADC1213D105HN-C1
ADC1213D080HN-C1
ADC1213D065HN-C1
塑料的热增强型非常薄四方扁平封装; SOT684-7
没有线索; 56终端;体8
8
0.85 mm
塑料的热增强型非常薄四方扁平封装; SOT684-7
没有线索; 56终端;体8
8
0.85 mm
塑料的热增强型非常薄四方扁平封装; SOT684-7
没有线索; 56终端;体8
8
0.85 mm
塑料的热增强型非常薄四方扁平封装; SOT684-7
没有线索; 56终端;体8
8
0.85 mm
ADC1213D_SER 8
2012 IDT保留所有权利。
产品数据表
牧师08 - 2012年7月2日
2 40
集成设备技术
ADC1213D系列
双通道12位ADC ; JESD204A串行接口
5.框图
CFG ( 03)
SCLK
SDIO
CS
错误
校正和
数字
处理
SPI
SYNCP
SYNCn
INAP
T / H
输入
舞台
INAM
ADC核心
12-BIT
流水线
D11至D0
OTR
SCRAMBLER一
编码器8位/ 10位
SWING_n
序列化一个
10-bit
产量
缓冲液A
CMLPA
8-bit
时钟输入
STAGE & DUTY
周期控制
车架总成
8-bit
CMLNA
CLKP
DLL
PLL
CLKM
错误
校正和
数字
处理
编码器的8位/ 10位的乙
SCRAMBLER B
串行B
10-bit
产量
缓冲液B
CMLPB
8-bit
8-bit
INBP
T / H
输入
舞台
INBM
ADC B CORE
12-BIT
流水线
OTR
D11至D0
CMLNB
SWING_n
时钟输入
STAGE & DUTY
周期控制
ADC1213D
扰码器复位
REFBT
系统
参考和
动力
管理
REFAB
REFAT
VCMA
005aaa120
REFBB
VCMB
SENSE VREF
图1 。
框图
ADC1213D_SER 8
2012 IDT保留所有权利。
产品数据表
牧师08 - 2012年7月2日
3 40
集成设备技术
ADC1213D系列
双通道12位ADC ; JESD204A串行接口
6.管脚信息
6.1钢钉
48 SWING_1
47 SWING_0
44 SYNCN
VDDD 27
INAP
INAM
VCMA
REFAT
REFAB
AGND
CLKP
CLKN
AGND
1
2
3
4
5
6
7
8
9
43 SYNCP
42 DGND
41 DGND
40 VDDD
39 CMLPA
38 CMLNA
37 VDDD
36 DGND
35 DGND
34 VDDD
33 CMLNB
32 CMLPB
31 VDDD
30 DGND
29 DGND
DGND 28
005aaa121
54 SENSE
ADC1213D
REFBB 10
REFBT 11
VCMB 12
INBM 13
INBP 14
VDDA 15
VDDA 16
SCLK 17
SDIO 18
CS 19
AGND 20
RESET 21
SCRAMBLER 22
23 CFG0
24 CFG1
CFG2 25
CFG3 26
透明的顶视图
图2 。
钢钉图
6.2引脚说明
表2中。
符号
INAP
INAM
VCMA
REFAT
REFAB
AGND
CLKP
CLKM
AGND
REFBB
REFBT
VCMB
ADC1213D_SER 8
引脚说明
1
2
3
4
5
6
7
8
9
10
11
12
TYPE
[1]
I
I
O
O
O
G
I
I
G
O
O
O
描述
A通道模拟输入
渠道互补的模拟输入
通道A的输出共模电压
通道顶参考
A通道底部参考
模拟地
时钟输入
互补时钟输入
模拟地
B通道底部参考
通道B上基准
通道B的输出共模电压
2012 IDT保留所有权利。
产品数据表
牧师08 - 2012年7月2日
45 DGND
52 AGND
51 AGND
46 VDDD
56 VDDA
53 VDDA
50 VDDA
55 VREF
49 DNC
4 40
集成设备技术
ADC1213D系列
双通道12位ADC ; JESD204A串行接口
表2中。
符号
INBM
INBP
VDDA
VDDA
SCLK
SDIO
CS
AGND
RESET
引脚说明
- 续
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
38
39
40
41
42
43
44
45
46
47
48
49
50
51
52
TYPE
[1]
I
I
P
P
I
I / O
I
G
I
I
I / O
I / O
I / O
I / O
P
G
G
G
P
O
O
P
G
G
P
O
O
P
G
G
I
I
G
P
I
I
O
P
G
G
描述
通道B互补的模拟输入
B通道模拟输入
模拟电源3 V
模拟电源3 V
SPI时钟
SPI的数据输入/输出
芯片选择
模拟地
JEDEC数字IP复位
加扰器启用和禁用
请参阅表28 (输入)或OTRA (输出)
[2]
请参阅表28 (输入)或OTRB (输出)
[2]
请参阅表28 (输入)
请参阅表28 (输入)
数字电源1.8 V
数字地
数字地
数字地
数字电源1.8 V
通道B输出
通道B互补输出
数字电源1.8 V
数字地
数字地
数字电源1.8 V
A通道互补输出
通道A输出
数字电源1.8 V
数字地
数字地
从FPGA的同步
从FPGA的同步
数字地
数字电源1.8 V
JESD204串行缓冲器的可编程输出摆幅
JESD204串行缓冲器的可编程输出摆幅
不要连接
模拟电源3 V
模拟地
模拟地
SCRAMBLER
CFG0
CFG1
CFG2
CFG3
VDDD
DGND
DGND
DGND
VDDD
CMLPB
CMLNB
VDDD
DGND
DGND
VDDD
CMLNA
CMLPA
VDDD
DGND
DGND
SYNCP
SYNCn
DGND
VDDD
SWING_0
SWING_1
DNC
VDDA
AGND
AGND
ADC1213D_SER 8
2012 IDT保留所有权利。
产品数据表
牧师08 - 2012年7月2日
5 40
查看更多ADC1213DPDF信息
推荐型号
供货商
型号
厂家
批号
数量
封装
单价/备注
操作
    QQ: 点击这里给我发消息 QQ:2880707522 复制 点击这里给我发消息 QQ:2369405325 复制

    电话:0755-82780082
    联系人:杨小姐
    地址:深圳市福田区振兴路156号上步工业区405栋3层

    ADC1213D
    -
    -
    -
    -
    终端采购配单精选

查询更多ADC1213D供应信息

深圳市碧威特网络技术有限公司
 复制成功!