ADC1061 10位高速微处理器兼容A / D转换器，带有采样/保持功能
1999年6月
ADC1061
10位高速微处理器兼容A / D转换器
采样/保持功能
概述
使用改良的半闪速转换技术中，将10位的
ADC1061 CMOS模拟 - 数字转换器提供了非常快
转换时间尚未消耗最多只有235毫瓦。
在ADC1061进行两个10位转换
较低分辨率的“闪烁” ，从而产生一个快速A / D无
有关的成本，功率消耗和其它问题
与真正的闪光方式。
模拟输入电压施加到ADC1061被跟踪并保持
由内部采样电路。频率输入信号
从直流到大于160 kHz的，因此可以数字化
准确而无需外部的采样和保持
电路。
为了易于接口的微处理器，所述ADC1061具有
被设计为显示为一个存储器位置或I / O端口
而不需要外部接口逻辑。
特点
n
n
n
n
n
n
最大1.8微秒的转换时间为10位
低功耗： 235毫瓦（最大）
内置轨道和保持
无需外部时钟所需
+ 5V单电源
无漏失码温
应用
n
n
n
n
波形数字化仪
磁盘驱动器
数字信号处理器前端
移动通信
简化结构和连接图
DS010559-2
三州
是美国国家半导体公司的注册商标。
1999美国国家半导体公司
DS010559
www.national.com
简化结构和连接图
（续）
双列直插式封装
DS010559-1
顶视图
订单号
ADC1061CIN或ADC1061CIWM
见NS包装J20A ，
M20B或N20A
订购信息
工业（ -40°C
≤
T
A
≤
85C)
ADC1061CIN
ADC1061CIWM
包
N20A
M20B
引脚说明
符号
DV
CC
,
AV
CC
(1, 6)
INT （2）
S / H （ 3 ）
RD （4）
功能
这些都是数字和模拟正电源电压输入。它们应该总是被连接到
相同的电压源，但是被引出分开，以允许单独的旁路电容器。每
电源引脚应通过一个0.1 μF的陶瓷电容旁路并联一个10 μF的钽
电容。
这是低电平有效的中断输出。 INT变低，在每个转换结束，并返回到高
状态下RD的上升沿。
这是采样/保持控制输入。当此引脚被拉低，这将导致模拟输入信号是
采样并启动一个新的转换。
这是低有效的读控制输入端。当该引脚为低电平时，任何出现在ADC1061的输出数据
寄存器将被放置在数据总线上。在模式2中，读信号必须为低，直到INT变低。直到
INT变低，在输出引脚上的数据将不正确。
这是低有效芯片选择控制输入。该引脚使S / H和RD的投入。
这些参考电压输入。它们可以被放置在GND之间的任何电压 - 50毫伏和
V
CC
+ 50毫伏，但V
REF +
必须大于V
REF-
。的输入电压等于V
REF-
产生
0输出代码，并且将输入电压等于V
REF +
- 1LSB产生的1023的输出代码。
这是模拟输入引脚。源的阻抗应小于500Ω的最佳精度少
和转换速度。为了避免损坏ADC1061 ，V
IN
不应该被允许超越延长
电源电压超过300 mV的，除非该驱动电流的限制。为了精确
转换，V
IN
不应该延长超过50毫伏超出电源电压。
这是电源接地引脚。接地引脚应连接到一个“干净”的接地基准
点。
这些都是三态输出引脚。
CS （5）
V
REF-
,
V
REF +
(7, 9)
V
IN
(8)
GND （10）
DB0–DB9
(11-20)
www.national.com
2
AC电气特性
以下规格适用于V
+
= + 5V ，T
r
= t
f
= 20纳秒，V
REF （ + ）
= 5V和V
REF （ - ）
= GND时，除非另有规定。
黑体字限额适用于对于T
A
= T
J
= T
民
给T
最大
;
所有其他限制牛逼
A
= T
J
= 25C.
符号
t
CONV
t
CRD
t
ACC1
t
ACC2
t
SH
t
1H
, t
0H
t
INTH
t
ID
t
P
SR
C
VIN
C
OUT
C
IN
参数
从上升沿转换时间
S / H到INT下降沿
转换时间为MODE 2
（ RD模式）
访问时间（延迟从落
RD边缘到输出有效）
访问时间（延迟从落
RD边缘到输出有效）
最小采样时间
三态控制（延迟从瑞星
RD的边缘高阻态）
从RD的上升沿延迟
为INT的上升沿
从INT延迟到输出有效
延迟从转换结束
到下一次转换
转换速率为正确的
跟踪和保持操作
模拟量输入电容
逻辑输出电容
逻辑输入电容
35
5
5
pF
pF
pF
2.5
V / μs的
C
L
= 100 pF的
20
10
50
20
NS （最大值）
NS （最大值）
10
50
NS （最大值）
（图
1);
（注9 ）
R
L
= 1K ，C
L
= 10 pF的
250
20
50
NS （最大值）
NS （最大值）
模式2 ;
L
= 100 pF的
t
CRD
+ 50
NS （最大值）
模式1 ;
L
= 100 pF的
20
50
NS （最大值）
模式2
1.8
2.4
微秒（最大值）
条件
模式1
典型
（注7 ）
1.2
极限
（注8）
1.8
单位
（限量）
微秒（最大值）
注1 ：
最大极限值是指超出这可能会损坏设备的限制。工作额定值表明该设备是功能条件
tional ，但不保证特定的性能极限。关于规范保证和测试环境，请参阅电气特性。保证试样
fications仅适用于列出的测试条件。一些性能特性可能会降低，当设备未列出的测试条件下操作。
注2 ：
所有电压相对于GND测量，除非另有规定ED 。
注3 ：
当输入电压（V
IN
）在任何引脚超过电源轨（V
IN
＆ LT ;
V
或V
IN
＆ GT ;
V
+
）电流在该销的绝对值应限制
到5 mA或更小。 20mA的包的输入电流限制引脚，可以安全地超过电源电压为5 mA至4的输入的数量。
注4 ：
最大功耗必须在高温下会减小，由T决定
JMAX
,
θ
JA
和环境温度，T
A
。最大
在任何温度下允许功耗为：P
D
= (T
JMAX
T
A
)/θ
JA
还是在绝对最大额定值给出的数字，以较低者为准。对于这个装置，
T
JMAX
= 150℃，典型的热阻（ θ
JA
）板在安装时是塑料47C / W （N ）封装，为陶瓷（J ）封装85℃/ W， 65℃ / W
对于小外形（ WM ）封装。
注5 ：
人体模型， 100pF的放电通过1.5 kΩ电阻。
注6 ：
见AN- 450“表面贴装方法及其对产品可靠性的影响”或标题为“表面贴装”在当前国家Semicon-发现
导体线性数据手册焊接面的其他方法安装设备。
注7 ：
标准被定在25℃，代表最可能的参数指标。
注8 ：
限制是保证国家的AOQL （平均出厂质量水平） 。
注9 ：
如果T的精度可能会降低
SH
大于指定的值短。
TRI- STATE测试电路和波形
DS010559-4
DS010559-3
www.national.com
4
QQ：2881677436 复制
