ADC0802 , ADC0803
ADC0804
1997年8月
8位,微处理器
兼容, A / D转换器
描述
在ADC0802家人CMOS 8位逐次近似
它采用改性科幻版的电位息A / D转换器
梯子的设计与8080A的控制操作
通过三态输出的总线。这些转换器出现的
处理器作为存储单元或I / O端口,并且因此没有
接口逻辑电路是必需的。
差分模拟电压输入具有良好的共
模抑制和抵消证模拟零输入 -
电压值。此外,该参考电压输入可以是
调整为允许编码任何较小的模拟电压量程
到完整的8位分辨率。
特点
80C48和80C80 / 85总线兼容 - 无接口技术
逻辑要求
转换时间为100μs <
简单的界面大多数微处理器
在“独立”模式操作
差分模拟电压输入
与带隙电压基准作品
TTL兼容的输入和输出
片上时钟发生器
0V至5V模拟电压输入范围( + 5V单电源)
无零调整要求
订购信息
产品型号
ADC0802LCN
ADC0802LCD
ADC0802LD
ADC0803LCN
ADC0803LCD
ADC0803LCWM
ADC0803LD
ADC0804LCN
ADC0804LCD
ADC0804LCWM
错误
±
1
/
2
最低位
±
3
/
4
最低位
±
1 LSB
±
1
/
2
最低位
±
3
/
4
最低位
±
1 LSB
±
1 LSB
±
1 LSB
±
1 LSB
±
1 LSB
外部条件
V
REF
/2 = 2.500V
DC
(不调整)
TEMP 。 RANGE (
o
C)
0到70
-40到85
-55至125
包
20 Ld的PDIP
20 Ld的CERDIP
20 Ld的CERDIP
20 Ld的PDIP
20 Ld的CERDIP
20 Ld的SOIC
20 Ld的CERDIP
20 Ld的PDIP
20 Ld的CERDIP
20 Ld的SOIC
PKG 。 NO
E20.3
F20.3
F20.3
E20.3
F20.3
M20.3
F20.3
E20.3
F20.3
M20.3
V
REF
/ 2调整为正确的满量程
阅读
0到70
-40到85
-40到85
-55至125
V
REF
/2 = 2.500V
DC
(不调整)
0到70
-40到85
-40到85
引脚
ADC0802 , ADC0803 , ADC0804
( PDIP , CERDIP )
顶视图
CS
RD
WR
CLK IN
INTR
V
IN
(+)
V
IN
(-)
AGND
V
REF
/2
1
2
3
4
5
6
7
8
9
20 V +和V
REF
19 CLK
典型应用原理图
1
2
3
5
11
P
公共汽车
任何
μprocessor
12
13
14
15
16
17
18
CS
RD
WR
INTR
DB
7
DB
6
DB
5
DB
4
DB
3
DB
2
DB
1
DB
0
V
IN
(+)
V
IN
(-)
AGND
6
7
8
V
REF
/2
差异
输入
8位分辨率
在任何
所需
模拟量输入
电压范围
V+ 20
CLK R 19
CLK IN
4
+5V
10K
150pF
18分贝
0( LSB)的
17分贝
1
16分贝
2
15分贝
3
14分贝
4
13分贝
5
12分贝
6
11分贝
图7( MSB)中
V
REF
/2 9
DGND 10
DGND 10
注意:这些器件对静电放电敏感;遵循正确的IC处理程序。
1-888- INTERSIL或321-724-7143 | 1999版权所有 Intersil公司
网络文件编号
3094.1
6-5
ADC0802 , ADC0803 , ADC0804
工作原理图
2
1
3
“1”=复位移位寄存器
“ 0 ” = BUSY和复位状态
RD
CS
WR
读
SET
Q
RESET
CLK
19
CLK一
CLK IN
4
CLK OSC
10
DGND
CLK
GEN CLKS
输入保护
用于所有逻辑输入
输入
G1
与内部
电路
RESET
BV = 30V
START F / F
D
DFF1
Q
CLK
CLK B
最高位
V+
(V
REF
)
20
阶梯
和
解码器
9
连续
约。
注册
和锁存
D
8-BIT
移
注册
R
RESET
DAC
V
OUT
V+
COMP
最低位
CLK一
D
DFF2
Q
+
Q
开始
转变
如果RESET = “ 0 ”
V
REF
/2
INTR F / F
AGND
8
V
IN
(+)
6
∑
+
-
-
三态
输出锁存器
最高位
最低位
CONV 。 COMPL 。
11 12 13 14 15 16 17 18
8× 1 /女
数字输出
三态控制
“ 1 ” =输出使能
XFER
G2
SET
Q
V
IN
(-)
7
5
INTR
6-6
ADC0802 , ADC0803 , ADC0804
绝对最大额定值
电源电压。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 6.5V
电压在任何输入。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 -0.3V到(V
+
+0.3V)
热信息
热电阻(典型值,注1 )
θ
JA
(
o
C / W )
θ
JC
(
o
C / W )
PDIP封装。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。
125
不适用
CERDIP封装。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。
80
20
SOIC封装。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。
120
不适用
最高结温
密封包装。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 175
o
C
塑料包装。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 150
o
C
最大存储温度范围。 。 。 。 。 。 。 。 。 。 -65
o
C至150
o
C
最大的铅温度(焊接, 10秒) 。 。 。 。 。 。 。 。 。 。 。 。 300
o
C
( SOIC - 只会提示)
工作条件
温度范围
ADC0802 / 03LD 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 -55
o
C至125
o
C
ADC0802 / 03 / 04LCD 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 -40
o
C至85
o
C
ADC0802 / 03 / 04LCN 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 0.0
o
C至70
o
C
ADC0803 / 04LCWM 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 -40
o
C至85
o
C
注意:如果运行条件超过上述“绝对最大额定值” ,可能对器件造成永久性损坏。这是一个压力只有额定值和运作
该设备在这些或以上的本规范的业务部门所标明的任何其他条件是不是暗示。
注意:
1.
θ
JA
测定用安装在评价PC板在自由空气中的分量。
电气连接特定的阳离子
参数
(注1,7 )
测试条件
民
典型值
最大
单位
转换器规格
V + = 5V ,T
A
= 25
o
C和F
CLK
=选择640kHz ,除非另有说明
总非调整误差
ADC0802
ADC0803
ADC0804
V
REF
/ 2输入电阻
模拟输入电压范围
DC共模抑制
电源灵敏度
V
REF
/2 = 2.500V
V
REF
/ 2调整为正确的完整
刻度读数
V
REF
/2 = 2.500V
输入电阻在引脚9
(注2 )
在模拟输入电压范围
V+ = 5V
±10%
在允许的输入
电压范围
-
-
-
1.0
GND-0.05
-
-
-
-
-
1.3
-
±
1
/
16
±
1
/
16
±
1
/
2
±
1
/
2
最低位
最低位
最低位
k
V
最低位
最低位
±1
-
(V+) + 0.05
±
1
/
8
±
1
/
8
转换器规格
V+ = 5V, 0
o
C至70
o
C和F
CLK
= 640kHz, Unless Otherwise Specied
总非调整误差
ADC0802
ADC0803
ADC0804
V
REF
/ 2输入电阻
模拟输入电压范围
DC共模抑制
电源灵敏度
V
REF
/2 = 2.500V
V
REF
/ 2调整为正确的完整
刻度读数
V
REF
/2 = 2.500V
输入电阻在引脚9
(注2 )
在模拟输入电压范围
V+ = 5V
±10%
在允许的输入
电压范围
-
-
-
1.0
GND-0.05
-
-
-
-
-
1.3
-
±
1
/
8
±
1
/
16
±
1
/
2
±
1
/
2
±1
-
(V+) + 0.05
±
1
/
4
±
1
/
8
最低位
最低位
最低位
k
V
最低位
最低位
转换器规格
V+ = 5V, -25
o
C至85
o
C和F
CLK
=选择640kHz ,除非另有说明
总非调整误差
ADC0802
ADC0803
ADC0804
V
REF
/ 2输入电阻
模拟输入电压范围
DC共模抑制
电源灵敏度
V
REF
/2 = 2.500V
V
REF
/ 2调整为正确的完整
刻度读数
V
REF
/2 = 2.500V
输入电阻在引脚9
(注2 )
在模拟输入电压范围
V+ = 5V
±10%
在允许的输入
电压范围
-
-
-
1.0
GND-0.05
-
-
-
-
-
1.3
-
±
1
/
8
±
1
/
16
±
3
/
4
±
3
/
4
±1
-
(V+) + 0.05
±
1
/
4
±
1
/
8
最低位
最低位
最低位
k
V
最低位
最低位
6-7
ADC0802 , ADC0803 , ADC0804
电气连接特定的阳离子
参数
(注1,7 )
(续)
测试条件
民
典型值
最大
单位
转换器规格
V+ = 5V, -55
o
C至125
o
C和F
CLK
=选择640kHz ,除非另有说明
总非调整误差
ADC0802
ADC0803
V
REF
/ 2输入电阻
模拟输入电压范围
DC共模抑制
电源灵敏度
V
REF
/2 = 2.500V
V
REF
/ 2调整为正确的完整
刻度读数
输入电阻在引脚9
(注2 )
在模拟输入电压范围
V+ = 5V
±10%
在允许的输入
电压范围
-
-
1.0
GND-0.05
-
-
-
-
1.3
-
±
1
/
8
±
1
/
8
±1
±1
-
(V+) + 0.05
±
1
/
4
±
1
/
4
最低位
最低位
k
V
最低位
最低位
AC时序规范
V + = 5V ,而T
A
=
25
o
C,除非另有规定编
时钟频率f
CLK
每个转换时钟周期
(注4 ) ,T
CONV
转换率在自由运行INTR绑WR与CS = 0V ,
模式下, CR
f
CLK
=选择640kHz
宽度WR输入的(启动脉冲
宽) ,T
W( WR )I
CS = 0V (注5)
V + = 6V (注3 )
V+ = 5V
100
100
62
-
100
-
640
640
-
-
-
135
1280
800
73
8888
-
200
千赫
千赫
时钟/转化
CONV /秒
ns
ns
访问时间(延迟脱落
L
= 100pF的(使用总线驱动器IC
RD边缘到输出数据有效) ,更大的C语言
L)
t
加
三态控制(延迟从
RD的上升沿HL - Z状态) ,
t
1H
, t
0H
掉落的西边缘,以延迟
INTR复位,T
WI
, t
RI
逻辑输入电容
控制输入,C
IN
三态输出电容
(数据缓冲器) ,C
OUT
控制输入
(注6 )
逻辑“1”输入电压(除
4脚CLK IN) ,V
INH
逻辑“0”输入电压(除
4脚CLK IN) ,V
INL
CLK IN(引脚4 )正向
阈值电压,V +
CLK
CLK IN(引脚4 )负向
阈值电压V-
CLK
CLK IN(引脚4 )滞后,V
H
逻辑“1”的输入电流
(所有输入) ,我
INHI
逻辑“0”输入电流
(所有输入) ,我
INLO
电源电流(包括阶梯
电流) , I +
数据输出和INTR
逻辑“0”输出电压,V
OL
l
O
= 1.6毫安,V + = 4.75V
V
lN
= 5V
V
lN
= 0V
f
CLK
=选择640kHz ,T
A
= 25
o
C
和CS = HL
V+ = 5.25V
V+ = 4.75V
C
L
= 10pF的,R
L
= 10K
(见三态测试电路)
-
125
250
ns
-
-
-
300
5
5
450
-
-
ns
pF
pF
直流数字水平和直流参数
V + = 5V ,而T
民
给T
最大
除非另有规定
2.0
-
2.7
1.5
0.6
-
-1
-
-
-
3.1
1.8
1.3
0.005
-0.005
1.3
V+
0.8
3.5
2.1
2.0
1
-
2.5
V
V
V
V
V
Α
A
mA
-
-
0.4
V
6-8
ADC0802 , ADC0803 , ADC0804
电气连接特定的阳离子
参数
逻辑“1”输出电压,V
OH
三态输出禁用
漏(所有数据缓冲器)
, I
LO
输出短路电流,
I
来源
输出短路电流,
I
SINK
注意事项:
1.所有电压相对于GND测量,除非另有规定ED 。独立的AGND点应始终连接到
DGND ,小心翼翼地避免接地回路。
2.对于V
IN ( - )
≥
V
IN (+)
数字输出代码会0000 0000芯片上集成两个二极管连接到每个模拟输入(见框图),这
将转发行为的模拟输入电压低于地面的一个二极管压降或一个二极管压降大于V +电源。当心,
低V +的水平( 4.5V ),在测试过程中,作为高层次的模拟输入( 5V )可能会导致此输入二极管导通 - 特别是在高温温
peratures ,并接近满刻度模拟输入导致错误。只要模拟V
IN
由以上不超过电源电压
为50mV ,输出编码是正确的。为了实现一种绝对的0V至5V的输入电压范围,因此需要一个最低电源电压
4.950V岁以上的温度变化,初始容差和负载。
3. V + = 6V ,数字逻辑接口不再TTL兼容。
4.以异步起始脉冲,最多8个时钟周期,可能需要前内部时钟相位是正确的,开始转换
流程。
5. CS输入被假定为括弧中的WR选通输入端,使得定时依赖于WR脉冲的宽度。任意宽度的脉冲
宽度将保持转换器处于复位模式和转换的开始点由低到WR脉冲的高电平的转换开始(见
时序图) 。
6. CLK IN(引脚4 )是施密特触发电路的输入端,因此另行规定。
7.所有这些位A / D的要求零调整。然而,如果全零码所需的模拟输入比0V等,或者,如果一个窄满量程
存在(例如: 0.5V至4V满量程)的V
IN ( - )
输入可以被调整以实现这一目标。请参见本数据表中的零错误描述。
(注1,7 )
(续)
测试条件
l
O
= -360μA ,V + = 4.75V
V
OUT
= 0V
V
OUT
= 5V
V
OUT
短到GND牛逼
A
= 25
o
C
V
OUT
短到V + T
A
= 25
o
C
民
2.4
-3
-
4.5
9.0
典型值
-
-
-
6
16
最大
-
-
3
-
-
单位
V
A
A
mA
mA
时序波形
t
r
= 20ns的
t
r
90%
50%
10%
t
1H
90%
V+
RD
RD
CS
C
L
数据
产量
10K
数据
输出
2.4V
0.8V
V
OH
GND
图1A 。吨
1H
图1B 。吨
1H
, C
L
= 10pF的
t
r
= 20ns的
V+
V+
2.4V
10K
RD
CS
C
L
数据
产量
数据
输出
V
OI
RD
0.8V
V+
t
r
90%
50%
10%
t
0H
10%
图1C 。吨
0H
图1d 。吨
0H
, C
L
= 10pF的
图1.三态电路和波形
6-9