ADC-305
8位， 20MHz的CMOS A / D转换器
参数
电源电压（ + AVS + DVS ）
模拟输入电压（ VIN ）
基准输入电压（ VRT ， VRB ）
数字输入电压（ VIH ， VIL ）
数字式输出电压（ VOH ， VOL ）
民
–0.5
–0.5
–0.5
–0.5
–0.5
最大
+7
+ AVS +0.5
+ AVS +0.5
+ DVS +0.5
+ DVS +0.5
单位
伏
伏
伏
伏
伏
电源要求
电源
（ + AV
S
， + DV
S
)
I A GND - D GND I
电源电流
功耗
分钟。
+4.75
—
—
—
典型值。
+5.0
—
12
60
马克斯。
+5.25
100
17
85
单位
伏
mV
mA
mW
功能特定网络阳离子
（特定网络阳离子是典型的在T
A
= + 25 ° C， + V
RT
= +2.5V, V
RB
= + 0.5V ， + AV
S
= + DV
S
=
+ 5V ，女
S
= 20MHz的采样，除非另有规定编）
模拟输入
输入电压范围
(V
IN
)
输入电容
(V
IN
= 1.5VDC + 0.07V
RMS
)
输入阻抗
输入信号的带宽
(V
IN
-2Vp - 对， -1dB ）
参考文献。性能及其
参考文献。当前
参考文献。电压
V
RT
到V
RB
分钟。
—
—
—
—
参考输入
230
4.5
+1.8
0
–10
0
+0.6
+1.96
+2.25
数字输入
输入电压
（ CMOS）的
逻辑电平（V
IH
） "1"
逻辑电平（V
IL
） "0"
输入电流
(@V
IH
= + DV
S
)"1"
(@V
IL
= 0） "0"
时钟脉冲宽度
T
PW1
（A / D CLK ）
T
PW0
输出数据
输出电压
输出电流
逻辑电平"1"
逻辑电平"0"
输出电流
逻辑电平"1"
逻辑电平"0"
输出数据延迟，
Td
决议
最大采样率
最小采样速率
通光孔径延迟，
T
A
通光孔径抖动
微分线性误差
积分非线性误差
微分增益误差
差分相位误差
+4
—
—
—
25
25
数字输出
8位二进制并行
三态TTL兼容
–1.1
+3.7
—
—
—
性能
8
20
—
—
—
—
—
—
—
—
—
—
—
18
—
—
—
4
30
±0.3
+0.5
1
0.5
—
—
16
16
30
—
—
0.5
—
—
±0.5
+1.3
—
—
mA
mA
A
A
ns
位
兆赫
兆赫
ns
ps
最低位
最低位
%
度
b.
典型值。
马克斯。
+0.5至+2.5
—
11
—
12.5
18
—
—
单位
伏
pF
kΩ
兆赫
物理/环境
工作温度。范围
-40至+ 85°C
储存温度。范围
-55到+ 150°C
套餐类型
ADC-305-1
24引脚塑料DIP
ADC-305-3
24引脚塑料SOP
重量
ADC-305-1
2.0克
ADC-305-3
0.3克
技术说明
1.
该ADC -305拥有独立的+ AVS和+ DVS引脚。因此建议在+ AVS
和+ DVS从起之间的单独启动一个时间滞后的单电源供电
耗材可诱导锁了起来。其他外部逻辑电路必须从一个单独的供电
数字电源。 + DVS （销11和13）和+的AV （销14 ， 15和18 ）应该被连接在一起
外部。 DGND （引脚2和24 ）和AGND （引脚20和21 ），也应绑在一起
外部。电源的理由，必须在一个点上被直接连接到接地平面
下方的设备。数字的回报应该不会溢流，通过模拟场地。
绕过所有电源线接地用0.1μF的陶瓷贴片电容并联一个47μF
电解电容器。找到旁路电容尽量靠近设备越好。
即使在模拟输入电容为15pF的低，所以建议高
频率输入可以通过一个高速缓冲放大器提供。寄生振荡可能
时产生的高速放大器器使用。 75欧姆的电阻，输出之间插入
的扩增fi er和ADC -305的模拟输入将改善这一状况。电阻较大
超过100欧姆，可能会降低线性度。
输入电压范围，通过施加给VRB （参考下图）和电压测定
VRT （参考上图）。保持到下面的等式：
0V≤VRB≤VRT≤2.8V
1.8V≤VRT–VRB≤2.8V
模拟输入范围通常2VP -P 。
自偏压模式
a.
领带VRB来的VRB ，并且分别领带VRT到VRTS 。在这种情况下，模拟输入范围为
+ 0.64V至+ 2.73V有名无实。
领带VRB到AGND ，并分别配合VRT到VRTS 。模拟输入电压范围为0至
+ 2.39V在这种情况下。这些值可能不同于从一个设备到另一个。电压变化对
+ 5V电源对直接在佛罗里达州uence上的器件的性能。使用外部
引用被推荐用于敏感的增益误差。
V
RT
V
RB
失调电压
V
RT
V
RB
自偏压我
V
苏格兰皇家银行
V
RTS
-V
苏格兰皇家银行
自偏压II
V
RTS
300
6.6
—
—
–35
+15
+0.64
+2.09
+2.39
450
8.7
+2.8
V
RT
–60
+45
+0.68
+2.21
+2.53
Ω
mA
伏
伏
mV
mV
伏
伏
伏
2.
3.
4.
—
—
—
—
—
—
—
+1
5
5
—
—
伏
伏
A
A
ns
ns
外部基准模式
领带VRB到AGND ，并申请+ 2V至VRT在0使用到+ 2V输入电压范围。参考
VRB和VRT之间的电阻约为300欧姆。使输出是很重要的
阻抗的基准源足够小，同时，在同一时间，保持SUF网络cient
驱动器容量。将VRT和GND之间的0.1μF的旁路陶瓷芯片电容器
最小化的20MHz时钟运行的附近的效果。见图5 。
5.
6.
逻辑输入与CMOS兼容。通常一系列74HC用作驱动程序。这是
建议把车停在+ 5V如果设备驱动与TTL 。
开始转换（ A / D CLK）脉冲可以是一个占空比为50％的时钟。无论TPW1和TPW0是
25ns的最低水平。稍长TPW1将提高系统的线性度更高的频率
输入信号。
7.数字数据输出三态与TTL兼容。为了使三态
输出连接的OUTPUT ENABLE （引脚1）到GND 。要禁用，将其连接到
+ 5V 。建议在数据输出被锁存并通过缓冲
输出寄存器。
8.最大为30ns （ 18ns典型值）后的第N个变换脉冲的上升沿，则
可以得到第（N -3）的转换的结果。数据被存储网络连接rmly在输出
寄存器，如74LS574 ，使用开始的上升沿转换脉冲作为
触发。第（N -4）的数据被存储在这种情况下。见的时序图，图2
4 。
9. 20MHz的采样率得到了保证。我们不建议使用此设备
在采样率500kHz的比慢，因为的下垂特性
内部采样和保持然后将超过维持所要求的限度
该设备的特定网络连接编辑精度。
技术咨询
电子邮件： sales@murata-ps.com ，联系电话：
+1 508 339 3000
脚注：
见技术注4
总之V
RB
（引脚23 ）到V
苏格兰皇家银行
（引脚22）。
总之V
RT
（引脚17 ）到V
RTS
（引脚16 ） 。
总之V
RB
（引脚23 ）连接到GND 。
总之V
RT
（引脚17 ）到V
RTS
（引脚16 ） 。
OE = 0V ，V
OH
= + DV
S
–0.5V,
V
OL
=+0.4V
OE = + DV
S
, V
OH
= + DV
S
, V
OL
=0V
NTSC 40IRE模式下坡道， 14.3MHz
采样
www.murata-ps.com
MDA_ADC-305.B01
第2 6
QQ：2881677436 复制
