【2.7 GHz的基于DDS的AgileRFTM合成AD9956特点400 MSPS内部DDS时钟速度】,IC型号AD9956,AD9956 PDF资料,AD9956经销商,ic,电子元器件-51电子网

2.7 GHz的基于DDS的

AgileRF

合成

AD9956

特点

400 MSPS内部DDS时钟速度

48位频率控制字

14位可编程相位偏移

集成的14位DAC

出色的动力性能

相位噪声≤ 135 dBc的/赫兹@ 1 10KHz偏移

-80 dB的SFDR @ 160兆赫（ 100 ± 10KHz偏移我

OUT

)

25 Mb / s的写速度的串行I / O控制

200MHz的相位频率检测器输入端

655 MHz的可编程输入分频器的相位

频率检测器（ ÷男， ÷N ） { M，N = 1..16 } （旁路）

可编程的射频分频器（ ÷ R） {R = 1， 2，4， 8} （旁路）

8相位/频率概貌

1.8 V电源设备操作

3.3 V电源I / O和电荷泵

软件控制断电

48引脚LFCSP封装

自动线性频率扫描功能（在DDS ）

可编程电荷泵电流（高达4 mA）的

相位调制能力

多芯片同步

双模PLL锁定检测

655 MHz的CML模式PECL兼容的驱动程序

应用

雅居乐LO频率合成

FM调频源雷达和扫描系统

汽车雷达

测试和测量设备

声光器件的驱动

功能框图

DAC_RSET

DELTA

频率

调谐字

频率

累加器

DELTA

频率

升温速率

FTW

相

OFFSET

DDS内核

相接

振幅

转变

IOUT

DAC

IOUT

相

累加器

相

OFFSET

字

PLL_LOCK / SYNC_IN

I / O_UPDATE

系统时钟

I / O_RESET

LOCK

检测

收费

泵

定标器

÷N

收费

泵

时序和控制逻辑

振荡器

SYNC_OUT

SYNC_CLK

射频分频器

÷R

÷4

系统时钟

÷M

REFCLK

CML时钟驱动器

从PLLOSC

DRV DRV DRV_RSET

PS<2 ： 0> RESET I / O端口

PLLREF /

PLLREF

卜FF器

04806-0-001

卜FF器

CP_OUT

PLLOSC /

PLLOSC

CP_RSET

图1 。

第0版

信息ADI公司提供的被认为是准确和可靠。

但是，没有责任承担由Analog Devices供其使用，也不对任何

侵犯第三方专利或其他权利，可能导致其使用的。

规格如有变更，恕不另行通知。没有获发牌照以暗示

或者以其他方式在ADI公司的任何专利或专利权。商标

注册商标均为其各自所有者的财产。

一个技术的方式， P.O. 9106箱，诺伍德，MA 02062-9106 ， U.S.A.

联系电话： 781.329.4700

www.analog.com

传真： 781.326.8703

AD9956

产品概述................................................ ............................. 3

规格................................................. .................................... 4

循环测量条件............................................... 9 ...

绝对最大额定值............................................... ........... 10

ESD注意事项................................................ ................................ 10

引脚配置和功能描述........................... 11

典型性能特征........................................... 13

典型应用电路............................................... ........... 16

应用电路说明............................................. 17

概述................................................ ....................... 18

DDS内核................................................ ..................................... 18

PLL电路................................................ .............................. 18

CML驱动程序................................................ ................................. 19

操作模式............................................... ........................ 20

操作DDS模式.............................................. ........... 20

同步模式为多个设备.............................. 20

串口操作............................................... ...................... 22

指令字节................................................ .......................... 23

串行接口端口引脚说明....................................... 23

MSB / LSB传输.............................................. ...................... 23

寄存器映射和说明.............................................. ........ 24

控制功能寄存器说明................................. 27

外形尺寸................................................ ....................... 32

订购指南................................................ .......................... 32

修订历史

7月4日 - 修订：初始版本

第0版|第32 2

AD9956

产品概述

该AD9956是ADI公司最新

AgileRF

合成器。

该装置包括DDS和锁相环电路。在DDS

拥有一个14位DAC，高达400 MSPS操作和48位

频率调谐字（ FTW ）。该PLL电路包括一个

以可伸缩的200兆赫的输入相位频率检测器

（除法器的输入工作在高达655 MHz的）和数字控制

电荷泵电流。该装置还包括一个655兆赫

CML模式PECL兼容的驱动程序与可编程摆

率。在AD9956采用先进的DDS技术，内部

高速，高性能的DAC ，以及先进的相

频率检测器/电荷泵组合，其中，当

与外部VCO使用，使得能够以数字的合成

可编程，频率捷变模拟输出正弦波波形

形式高达2.7 GHz的。该AD9956是专为提供快速

跳频和精密调谐分辨率（ 48位频率

调谐字）。信息经由加载到AD9956

串行I /拥有的25 MB / s的设备写入速度O端口。该

AD9956的DDS块还支持用户定义的线性扫描

操作模式。

在AD9956的额定工作于扩展级

汽车范围为-40 ° C至+ 125°C 。

第0版|第32 3

AD9956

特定网络阳离子

AVDD = DVDD = 1.8 V ± 5 ％ ; DVDD_I / O = CP_VDD = 3.3 V± 5 ％（ @ T

= 25 ° C） DAC_R

SET

= 3.92千欧， CP_R

SET

= 3.09 k,

DRV_R

SET

= 4.02千欧，除非另有说明。

表1中。

参数

射频分频器（ REFCLK ）输入段（ ÷ R）

射频分频器输入范围

输入电容（ DC ）

输入阻抗（ DC ）

输入占空比

输入功率/灵敏度

输入电压电平

鉴相器/电荷泵

PLLREF输入

输入频率

÷ M集由至少4分割

÷ M旁路

输入电平

输入电容

输入阻抗

PLLOSC输入

输入频率

÷N设置为至少4分割

÷N旁路

输入电平

输入电容

输入阻抗

电荷泵源出/吸入电流最大

电荷泵源出/吸入精度

电荷泵源出/吸入匹配

电荷泵的输出顺从电压范围

PLL_LOCK驱动强度

相位频率检测器的噪声基底

@ 50 kHz的PFD频率

@ 2 MHz的PFD频率

@ 100 MHz的PFD频率

@ 200 MHz的PFD频率

CML输出驱动器（ DRV ）

差分输出电压摆幅

最大转换率

共模输出电压

输出占空比

输出电流

连续

上升沿浪涌

下降沿浪涌

输出上升时间

民

1500

典型值

最大

2700

单位

兆赫

DBM

mV的P-P

测试条件/评论

DDS系统时钟不超过

400 MSPS

350

1000

单端，为50Ω负载

200

450

1500

655

200

600

兆赫

mV的P-P

200

450

1500

655

200

600

CP_VDD - 0.5

0.5

149

133

116

113

720

655

1.75

7.2

20.9

13.5

250

兆赫

mV的P-P

dBc的/赫兹

兆赫

50 Ω负载供电，两条线

100 Ω终止， 5 pF负载

第0版|第32 4

AD9956

参数

逻辑输入（ SDI / O ， I / O_RESET ， RESET ，

I / O_UPDATE ， PS0为PS2 ， SYNC_IN ）

，输入高电压

，输入低电压

INH

, I

INL

输入电流

，最大输入电容

逻辑输出（ SDO ， SYNC_OUT ， PLL_LOCK ）

，输出电压高

，输出低电压

耗电量

消耗的功率，所有功能总在

IAVDD

IDVDD

IDVDD_I / O

ICP_VDD

掉电模式

唤醒时间（从掉电模式）

数字掉电（ CFR1<7> ）

DAC掉电（ CFR2<39> ）

射频分频器掉电（ CFR2<23> ）

时钟驱动器掉电（ CFR2<20> ）

电荷泵完全关断（ CFR2<4> ）

电荷泵快速关断（ CFR2<3> ）

DAC输出特性

决议

满量程输出电流

增益误差

输出失调

输出电容

顺从电压范围

宽带SFDR （直流到奈奎斯特）

10 MHz的模拟输出

40 MHz的模拟输出

80 MHz的模拟输出

120 MHz的模拟输出

160 MHz的模拟输出

窄带SFDR

10MHz的模拟输出（ ± 1 MHz时）

10MHz的模拟输出（ ± 250千赫）

10MHz的模拟输出（ ± 50千赫）

40 MHz的模拟输出（ ± 1 MHz时）

40 MHz的模拟输出（ ± 250千赫）

40 MHz的模拟输出（ ± 50千赫）

80 MHz的模拟输出（ ± 1 MHz时）

80 MHz的模拟输出（ ± 250千赫）

80 MHz的模拟输出（ ± 50千赫）

120 MHz的模拟输出（ ± 1 MHz时）

120 MHz的模拟输出（ ± 250千赫）

120 MHz的模拟输出（ ± 50千赫）

民

典型值

最大

单位

测试条件/评论

2.0

±1

2.7

0.4

100

400

150

AVDD - 0.50

AVDD + 0.50

0.8

±5

位

％ FS

dBc的

+10

0.6

第0版|第32 5

2.7 GHz的基于DDS的

AgileRF

合成

AD9956

特点

400 MSPS内部DDS时钟速度

48位频率控制字

14位可编程相位偏移

集成的14位DAC

出色的动力性能

相位噪声≤ 135 dBc的/赫兹@ 1 10KHz偏移

-80 dB的SFDR @ 160兆赫（ 100 ± 10KHz偏移我

OUT

)

25 Mb / s的写速度的串行I / O控制

200MHz的相位频率检测器输入端

655 MHz的可编程输入分频器的相位

频率检测器（ ÷男， ÷N ） { M，N = 1..16 } （旁路）

可编程的射频分频器（ ÷ R） {R = 1， 2，4， 8} （旁路）

8相位/频率概貌

1.8 V电源设备操作

3.3 V电源I / O和电荷泵

软件控制断电

48引脚LFCSP封装

自动线性频率扫描功能（在DDS ）

可编程电荷泵电流（高达4 mA）的

相位调制能力

多芯片同步

双模PLL锁定检测

655 MHz的CML模式PECL兼容的驱动程序

应用

雅居乐LO频率合成

FM调频源雷达和扫描系统

汽车雷达

测试和测量设备

声光器件的驱动

功能框图

DAC_RSET

DELTA

频率

调谐字

频率

累加器

DELTA

频率

升温速率

FTW

相

OFFSET

DDS内核

相接

振幅

转变

IOUT

DAC

IOUT

相

累加器

相

OFFSET

字

PLL_LOCK / SYNC_IN

I / O_UPDATE

系统时钟

I / O_RESET

LOCK

检测

收费

泵

定标器

÷N

收费

泵

时序和控制逻辑

振荡器

SYNC_OUT

SYNC_CLK

射频分频器

÷R

÷4

系统时钟

÷M

REFCLK

CML时钟驱动器

从PLLOSC

DRV DRV DRV_RSET

PS<2 ： 0> RESET I / O端口

PLLREF /

PLLREF

卜FF器

04806-0-001

卜FF器

CP_OUT

PLLOSC /

PLLOSC

CP_RSET

图1 。

第0版

信息ADI公司提供的被认为是准确和可靠。

但是，没有责任承担由Analog Devices供其使用，也不对任何

侵犯第三方专利或其他权利，可能导致其使用的。

规格如有变更，恕不另行通知。没有获发牌照以暗示

或者以其他方式在ADI公司的任何专利或专利权。商标

注册商标均为其各自所有者的财产。

一个技术的方式， P.O. 9106箱，诺伍德，MA 02062-9106 ， U.S.A.

联系电话： 781.329.4700

www.analog.com

传真： 781.326.8703

AD9956

产品概述................................................ ............................. 3

规格................................................. .................................... 4

循环测量条件............................................... 9 ...

绝对最大额定值............................................... ........... 10

ESD注意事项................................................ ................................ 10

引脚配置和功能描述........................... 11

典型性能特征........................................... 13

典型应用电路............................................... ........... 16

应用电路说明............................................. 17

概述................................................ ....................... 18

DDS内核................................................ ..................................... 18

PLL电路................................................ .............................. 18

CML驱动程序................................................ ................................. 19

操作模式............................................... ........................ 20

操作DDS模式.............................................. ........... 20

同步模式为多个设备.............................. 20

串口操作............................................... ...................... 22

指令字节................................................ .......................... 23

串行接口端口引脚说明....................................... 23

MSB / LSB传输.............................................. ...................... 23

寄存器映射和说明.............................................. ........ 24

控制功能寄存器说明................................. 27

外形尺寸................................................ ....................... 32

订购指南................................................ .......................... 32

修订历史

7月4日 - 修订：初始版本

第0版|第32 2

AD9956

产品概述

该AD9956是ADI公司最新

AgileRF

合成器。

该装置包括DDS和锁相环电路。在DDS

拥有一个14位DAC，高达400 MSPS操作和48位

频率调谐字（ FTW ）。该PLL电路包括一个

以可伸缩的200兆赫的输入相位频率检测器

（除法器的输入工作在高达655 MHz的）和数字控制

电荷泵电流。该装置还包括一个655兆赫

CML模式PECL兼容的驱动程序与可编程摆

率。在AD9956采用先进的DDS技术，内部

高速，高性能的DAC ，以及先进的相

频率检测器/电荷泵组合，其中，当

与外部VCO使用，使得能够以数字的合成

可编程，频率捷变模拟输出正弦波波形

形式高达2.7 GHz的。该AD9956是专为提供快速

跳频和精密调谐分辨率（ 48位频率

调谐字）。信息经由加载到AD9956

串行I /拥有的25 MB / s的设备写入速度O端口。该

AD9956的DDS块还支持用户定义的线性扫描

操作模式。

在AD9956的额定工作于扩展级

汽车范围为-40 ° C至+ 125°C 。

第0版|第32 3

AD9956

特定网络阳离子

AVDD = DVDD = 1.8 V ± 5 ％ ; DVDD_I / O = CP_VDD = 3.3 V± 5 ％（ @ T

= 25 ° C） DAC_R

SET

= 3.92千欧， CP_R

SET

= 3.09 k,

DRV_R

SET

= 4.02千欧，除非另有说明。

表1中。

参数

射频分频器（ REFCLK ）输入段（ ÷ R）

射频分频器输入范围

输入电容（ DC ）

输入阻抗（ DC ）

输入占空比

输入功率/灵敏度

输入电压电平

鉴相器/电荷泵

PLLREF输入

输入频率

÷ M集由至少4分割

÷ M旁路

输入电平

输入电容

输入阻抗

PLLOSC输入

输入频率

÷N设置为至少4分割

÷N旁路

输入电平

输入电容

输入阻抗

电荷泵源出/吸入电流最大

电荷泵源出/吸入精度

电荷泵源出/吸入匹配

电荷泵的输出顺从电压范围

PLL_LOCK驱动强度

相位频率检测器的噪声基底

@ 50 kHz的PFD频率

@ 2 MHz的PFD频率

@ 100 MHz的PFD频率

@ 200 MHz的PFD频率

CML输出驱动器（ DRV ）

差分输出电压摆幅

最大转换率

共模输出电压

输出占空比

输出电流

连续

上升沿浪涌

下降沿浪涌

输出上升时间

民

1500

典型值

最大

2700

单位

兆赫

DBM

mV的P-P

测试条件/评论

DDS系统时钟不超过

400 MSPS

350

1000

单端，为50Ω负载

200

450

1500

655

200

600

兆赫

mV的P-P

200

450

1500

655

200

600

CP_VDD - 0.5

0.5

149

133

116

113

720

655

1.75

7.2

20.9

13.5

250

兆赫

mV的P-P

dBc的/赫兹

兆赫

50 Ω负载供电，两条线

100 Ω终止， 5 pF负载

第0版|第32 4

AD9956

参数

逻辑输入（ SDI / O ， I / O_RESET ， RESET ，

I / O_UPDATE ， PS0为PS2 ， SYNC_IN ）

，输入高电压

，输入低电压

INH

, I

INL

输入电流

，最大输入电容

逻辑输出（ SDO ， SYNC_OUT ， PLL_LOCK ）

，输出电压高

，输出低电压

耗电量

消耗的功率，所有功能总在

IAVDD

IDVDD

IDVDD_I / O

ICP_VDD

掉电模式

唤醒时间（从掉电模式）

数字掉电（ CFR1<7> ）

DAC掉电（ CFR2<39> ）

射频分频器掉电（ CFR2<23> ）

时钟驱动器掉电（ CFR2<20> ）

电荷泵完全关断（ CFR2<4> ）

电荷泵快速关断（ CFR2<3> ）

DAC输出特性

决议

满量程输出电流

增益误差

输出失调

输出电容

顺从电压范围

宽带SFDR （直流到奈奎斯特）

10 MHz的模拟输出

40 MHz的模拟输出

80 MHz的模拟输出

120 MHz的模拟输出

160 MHz的模拟输出

窄带SFDR

10MHz的模拟输出（ ± 1 MHz时）

10MHz的模拟输出（ ± 250千赫）

10MHz的模拟输出（ ± 50千赫）

40 MHz的模拟输出（ ± 1 MHz时）

40 MHz的模拟输出（ ± 250千赫）

40 MHz的模拟输出（ ± 50千赫）

80 MHz的模拟输出（ ± 1 MHz时）

80 MHz的模拟输出（ ± 250千赫）

80 MHz的模拟输出（ ± 50千赫）

120 MHz的模拟输出（ ± 1 MHz时）

120 MHz的模拟输出（ ± 250千赫）

120 MHz的模拟输出（ ± 50千赫）

民

典型值

最大

单位

测试条件/评论

2.0

±1

2.7

0.4

100

400

150

AVDD - 0.50

AVDD + 0.50

0.8

±5

位

％ FS

dBc的

+10

0.6

第0版|第32 5