AD9889A
引脚配置和功能描述
10 9
8 7
6 5
4 3 2
1
A
B
C
D
E
F
G
H
J
K
06148-004
底部视图
（不按比例）
图2. 76焊球BGA配置（顶视图）
表3.引脚功能描述
PIN号
A1至A10 ， B1
到B10 ，C9，
C10 ，D9， D10的
D1
C2
C1
D2
J3
K3
E2
E1
F2，F1 ，G2， G1
H2
H1
J7
K1, K2
K10 ， J10
K7, K8
K4, K5
H10
J2 ， J5 ， J8 ， K9
D5，D6 ，D7， E7
G4，G5 J1
助记符
D[23:0]
TYPE
1
I
描述
视频数据输入。数字输入的RGB或YCbCr格式。支持CMOS逻辑电平从1.8 V至3.3 V.
CLK
DE
HSYNC
VSYNC
EXT_SW
HPD
S / PDIF
MCLK
I
2
S[3:0]
SCLK
LRCLK
PD/A0
TxC- / TXC +
Tx2/Tx2+
Tx1/Tx1+
Tx0/Tx0+
INT
AVDD
DVDD
PVDD
I
I
I
I
I
I
I
I
I
I
I
I
O
O
O
O
O
P
P
P
D4 ，E4， F4 ，J4，
G6 ， J6 ， K6 ， F7 ，
G7 ， H9 ， J9
GND
P
视频时钟输入。支持CMOS逻辑电平从1.8 V至3.3 V.
数据使能位的数字视频。支持CMOS逻辑电平从1.8 V至3.3 V.
水平同步输入。支持CMOS逻辑电平从1.8 V至3.3 V.
垂直同步输入。支持CMOS逻辑电平从1.8 V至3.3 V.
设置内部参考电流。将这个引脚和地之间887 Ω电阻（ 1 ％容差） 。
热插拔检测信号。这表明到接收器是否被连接的接口。 1.8 V至
5.0 V CMOS逻辑电平。
S / PDIF （索尼/飞利浦数字接口），音频输入。这是从一个索尼/飞利浦音频输入
数字接口。支持CMOS逻辑电平从1.8 V至3.3 V.
音频参考时钟。 128 ×N ×F
S
具有N = 1 ，2，3 ，或4，设置为128 ×采样频率（f
S
),
256 × f
S
, 384 × f
S
或512 ×F
S
。 1.8 V至3.3 V CMOS逻辑电平。
I
2
I2S音频数据输入。这些代表的8个音频通道（每输入）可用
通过I
2
S.支持CMOS逻辑电平从1.8 V至3.3 V.
I
2
I2S音频时钟。支持CMOS逻辑电平从1.8 V至3.3 V.
左/右声道选择。支持CMOS逻辑电平从1.8 V至3.3 V.
掉电控制和I
2
C类地址的选择。在我
2
C类地址和PD极性被设定
当电源被应用到AD9889A PD / A0引脚的状态。 1.8 V至3.3 V CMOS逻辑电平。
差分时钟输出。差分时钟输出像素时钟速率;最小化传输
差分信令（ TMDS）的逻辑电平。
差分输出通道2的差分红色数据输出为10 ×像素时钟速率; TMDS
逻辑电平。
差分输出通道1差分绿色数据输出为10 ×像素时钟速率;
TMDS逻辑电平。
差动输出通道0差异的蓝色数据的输出在10 ×像素时钟速率; TMDS
逻辑电平。
中断。 CMOS逻辑电平。 A 2 kΩ上拉电阻中断单片机IO供应
推荐使用。
1.8 V电源的TMDS输出。
1.8 V电源的数字化和I / O供电。这些引脚将电力提供给所述数字逻辑
和I / O 。他们应该被过滤，并尽量保持安静。
1.8 V PLL电源。该AD9889A的最敏感部分是时钟产生
电路。这些引脚提供电源，时钟PLL 。设计者应提供安静，无噪音
权力这两个引脚。
地面上。接地回路片上的所有电路。它建议AD9889A是
组装在一个单一的，实心接地平面与给定的接地电流路径小心注意。
第0版|第12页5
QQ：2881677436 复制
