【混合信号前端（的MxFE）基带收发器，用于宽带应用AD9863特点接收路径包括双通道12位， 50 】,IC型号AD9863BCPRL-50,AD9863BCPRL-50 PDF资料,AD9863BCPRL-50经销商,ic,电子元器件-51电子网

混合信号前端（的MxFE

）基带

收发器，用于宽带应用

AD9863

特点

接收路径包括双通道12位， 50 MSPS模拟到数字

与内部或外部参考变换器

发射路径包括双通道12位， 200 MSPS数字 -

模拟转换器， 1 × ， 2 × ，或4 ×插值

可编程增益控制

内部时钟分配模块包括一个可编程

锁相环和定时发生电路，

允许单基准时钟的操作

24针灵活的I / O数据接口，允许各种交错

或者在半双工模式下非交叉存取的数据传输和

在全双工模式下交错数据传输

通过配置寄存器编程或

通过模式引脚可选可编程的限制

独立Rx和Tx电源关闭控制引脚

64引脚LFCSP封装（ 9毫米×9 mm占位面积的）

VIN + A

ADC

VIN -A

VIN + B

ADC

VIN -B

I / O

接口

CON组fi guration

块

数据

MUX

和

LATCH

RX数据

功能框图

I / O

接口

控制

灵活的

I / O总线

[0:23]

LOW- PASS

插

滤波器

IOUT + A

DAC

IOUT -A

IOUT + B

DAC

IOUT -B

ADC时钟

数据

LATCH

和

解复用

Tx数据

CLKIN1

时钟

GENERATION

块

DAC时钟

PLL

CLKIN2

03604-0-070

AD9863

应用

宽带接入

宽带网络

通信（调制解调器）

图1 。

概述

该AD9863是MxFE系列，一组中的一员

集成转换器的通信市场。该

AD9863集成了两个12位模拟 - 数字转换器

器（ADC）和双12位数字 - 模拟转换器（ TxDAC ）。

在AD9863 ADC的为50 MSPS ADC采样优化

少。双TxDACs工作速率高达200 MHz

并包括一个可旁路的2倍或4倍内插滤波器。该

AD9863是高性能，低功耗的优化，

小形状因数，以提供用于具有成本效益的解决方案

宽带通信市场。

AD9863可以使用一个单一的输入时钟引脚（ CLKIN ）或两个

独立的时钟与Tx路径和接收路径。该ADC

和一个定时产生内产生的TxDAC时钟

块，它提供了用户可编程选项，比如鸿沟

电路， PLL复用器和开关。

灵活的双向24位I / O总线容纳各种

定制的数字后端或开放市场的DSP 。

在半双工系统中，接口支持24位并行

传输或12位交错传输。在全双工系统，

该接口支持12位交织ADC总线和一个

12位交错的TxDAC总线。灵活的I / O总线减少了引脚

算，也减少了对AD9863所需要的封装尺寸

并且该设备其连接。

在AD9863可以使用任一模式引脚或串行可编

BLE接口（ SPI ）配置接口总线，操作

ADC在低功率模式下，配置的TxDAC插

率，并控制ADC和通道TxDAC掉电。在SPI

提供多个可编程选项都的TxDAC路径

（例如，粗略和精细增益控制和偏移控制

信道匹配）和ADC路径（例如，内部

占空比稳定器和二进制补码数据格式）。

AD9863的封装在一个64引脚LFCSP封装（薄型，细

高亢，芯片级封装）。 64引脚LFCSP封装足迹

仅9毫米×9毫米，小于0.9毫米高，装配到

这种紧密间隔的应用， PCMCIA卡。

REV 。一

信息ADI公司提供的被认为是准确和可靠。

但是，没有责任承担由Analog Devices供其使用，也不对任何

侵犯第三方专利或其他权利，可能导致其使用的。

规格如有变更，恕不另行通知。没有获发牌照以暗示

或者以其他方式在ADI公司的任何专利或专利权。商标

注册商标均为其各自所有者的财产。

一个技术的方式， P.O. 9106箱，诺伍德，MA 02062-9106 ， U.S.A.

联系电话： 781.329.4700

www.analog.com

传真： 781.461.3113

AD9863

Tx通道规格............................................... ....................... 3

Rx通道规格............................................... ....................... 4

电源规格................................................ ......................... 5

数规格................................................ ........................ 5

时序规格................................................ ....................... 6

绝对最大额定值............................................... ............. 7

热阻................................................ ...................... 7

ESD注意事项................................................ .................................. 7

引脚配置和功能说明............................. 8

典型性能特征........................................... 10

术语................................................. ................................... 17

工作原理............................................... ....................... 18

系统结构................................................ ............................... 18

接收路径座............................................... ............................... 18

发射路径座............................................... ............................... 20

数字模块................................................ ................................ 23

可编程寄存器................................................ ............ 33

时钟分配块............................................... ........... 36

外形尺寸................................................ ....................... 40

订购指南................................................ .......................... 40

修订历史

4月5日 - 修订版。 0到版本A

更改订购指南.............................................. ............ 40

11 / 03-修订版0 ：初始版

版本A |页40 2

AD9863

TX路径规范

FDAC = 200 MSPS ; 4 ×插值; RSET = 4.02 kΩ的; 100 Ω差分负载电阻

; TxPGA = 20分贝; AVDD = DVDD = 3.3 V ，

除非另有说明。

表1中。

参数

发射路径一般

决议

最大DAC更新速率

最大满量程输出电流

满量程误差

增益失配误差

偏移量不匹配错误

参考电压

输出电容

相位噪声（ 1 kHz偏置， 6兆赫音）

输出电压范围符合

TxPGA增益范围

TxPGA步长

Tx通道动态性能

OUTFS

能力= 20 mA ; F

OUT

= 1兆赫）

SNR

SINAD

THD

SFDR ，宽带（ DC至奈奎斯特频率）

SFDR ，窄带（ 1 MHz的窗口）

温度

满

25°C

满

25°C

满

考试级别

民

典型值

最大

单位

位

兆赫

200

3.5

0.1

1.23

115

1.0

0.10

+1.0

+3.5

+0.1

％ FS

dBc的/赫兹

满

70.8

64.3

68.5

72.8

71.6

66.3

dBc的

参见图2为TxDAC系列端接方案的说明。

TxDAC系列

03604-0-071

100 Ω差分图2示出终止

负载部分的TxDAC测量

版本A |第40 3

AD9863

接收路径规范

ADC

= 50 MSPS ;内部参考;差分模拟输入， ADC_AVDD = DVDD = 3.3V时，除非另有说明。

表2中。

参数

接收路径一般

决议

最大的ADC采样率

增益失配误差

偏移量不匹配错误

参考电压

参考电压（ REFT ， REFB ）错误

输入电阻（差分）

输入电容

输入带宽

差分模拟输入电压范围

Rx通道DC精度

积分非线性（ INL ）

微分非线性（ DNL ）

孔径延迟

孔径不确定性（抖动）

输入参考噪声

AD9863接收路径动态性能

= -0.5 dBFS的; F

= 10兆赫）

SNR

SINAD

总谐波失真（第二至第九谐波）

SFDR ，宽带（ DC至奈奎斯特频率）

ADC输入端之间的串音

温度

满

25°C

考试级别

民

典型值

±0.2

±0.1

1.0

±6

±0.75

2.0

1.2

250

最大

单位

位

MSPS

％ FS

兆赫

V P-P差分

最低位

ps的均方根

+30

满

68.3

65.5

66.6

dBc的

版本A |第40 4

AD9863

电源规格

模拟和数字电源= 3.3 V ; F

CLKIN1

= F

CLKIN2

= 50 MHz的; PLL 4 ×设置;正常时间模式。

表3中。

参数

电源电压范围

模拟电源电压（ AVDD ）

数字电源电压（ DVDD ）

驱动器电源电压（ DRVDD ）

模拟电源电流

Tx通道（20 mA满量程输出）

Tx通道（2 mA满量程输出）

接收路径（ 50 MSPS ）

接收路径（ 50 MSPS ，低功耗模式）

接收路径（ 20 MSPS ，低功耗模式）

Tx通道，掉电模式

接收路径，掉电模式

PLL

数字电源电流

Tx通道， 1 ×插值，

50 MSPS DAC更新两个DAC ，

半双工模式24

Tx通道， 2 ×插值，

100 MSPS DAC更新两个DAC ，

半双工模式24

Tx通道， 4 ×插值，

200 MSPS DAC更新两个DAC ，

半双工模式24

Rx通道数字，半双工模式24

温度

满

考试级别

民

2.7

典型值

最大

3.6

单位

满

103

满

数码特定网络阳离子

表4 。

参数

逻辑电平

输入逻辑高电压，V

输入逻辑低电压，V

输出逻辑高电压，V

（1 mA负载）

输出逻辑低电压，V

（1 mA负载）

数字引脚

输入漏电流

输入电容

最小复位低电平脉宽

数字输出上升/下降时间

温度

满

考试级别

民

DRVDD

0.7

0.4

DRVDD

0.6

0.4

2.8

典型值

最大

单位

输入时钟周期

版本A |第40个5