400 MSPS ， 10位， 1.8 V CMOS
直接数字频率合成器
AD9859
特点
400 MSPS内部时钟速度
集成的10位DAC
32位调谐字
相位噪声≤ -120 dBc的/赫兹@ 1 kHz偏置（ DAC输出）
出色的动力性能
>75分贝SFDR @ 160兆赫（ ± 100 kHz偏置）一
OUT
串行I / O控制
1.8 V电源
软件和硬件控制断电
48引脚TQFP / EP封装
5 V输入电平支持大部分数字输入
PLL REFCLK乘法器（ 4 × 20 × ）
内部振荡器;可以通过一个单一的晶体被驱动
相位调制能力
多芯片同步
应用
雅居乐LO频率合成
可编程时钟发生器
测试和测量设备
商业和业余无线电激励器
概述
该AD9859是直接数字频率合成器（ DDS ），具有
10位DAC工作在高达400 MSPS的。在AD9859的用途
先进的DDS技术，再加上高速，
高性能DAC ，形成数字可编程，
完整高频合成器，能够产生的
在高达频率捷变模拟输出正弦波形
200兆赫。该AD9859是专为提供快速频率
跳频和精密调谐分辨率（ 32位频率调谐
字）。频率调谐和控制字加载到
通过串行I / O端口的AD9859 。
在AD9859可工作在扩展工业
至+ 105 °C温度范围为-40°C
功能框图
DDS内核
相
累加器
Z
–1
相
OFFSET
32
19
COS （ X）
10
DAC
AD9859
DAC_R
SET
IOUT
IOUT
频率
调谐字
14
相
ACUMULATOR
RESET
10
振幅
放大系数
系统
时钟
32
DDS时钟
Z
–1
14
SYNC_IN
I / O更新
M
U
X
0
SYNC
时序和控制逻辑
OSK
PWRDWNCTL
SYNC_CLK
÷4
控制寄存器
振荡器/缓冲器
REFCLK
REFCLK
启用
4×–20×
时钟
倍增器
M
U
X
系统
时钟
03375-0-001
水晶退房
I / O端口
RESET
图1 。
第0版
信息ADI公司提供的被认为是准确和可靠。
但是，没有责任承担由Analog Devices供其使用，也不对任何
侵犯第三方专利或其他权利，可能导致其使用的。
规格如有变更，恕不另行通知。没有获发牌照以暗示
或者以其他方式在ADI公司的任何专利或专利权。商标
注册商标均为其各自所有者的财产。
一个技术的方式， P.O. 9106箱，诺伍德，MA 02062-9106 ， U.S.A.
联系电话： 781.329.4700
www.analog.com
传真： 781.326.8703
2004 ADI公司保留所有权利。
AD9859
目录
AD9859 -电气规格.............................................. 3 ..
绝对最大额定值............................................... ............. 5
引脚配置................................................ ............................. 6
引脚功能描述............................................... ............... 7
典型性能特征............................................. 8
工作原理............................................... ....................... 11
组件模块................................................ ..................... 11
操作模式............................................... .................... 16
编程AD9859功能............................................... 16
串口操作............................................... .................. 19
指令字节................................................ .......................... 21
串行接口端口引脚说明....................................... 21
MSB / LSB传输.............................................. ...................... 21
建议应用电路............................................... ...... 23
外形尺寸................................................ ....................... 24
ESD注意事项................................................ ................................ 24
订购指南................................................ .......................... 24
修订历史
修订版0 ：初始版
第0版|第24 2
AD9859
AD9859 -电气规范
除非另有说明， AVDD ， DVDD = 1.8 V± 5 ％ ， DVDD_I / O = 3.3 V± 5 ％ ，R
SET
= 3.92千欧，外部参考时钟频率= 20
MHz的REFCLK乘法器启用20倍。 DAC输出必须参考AVDD ，不AGND 。
表1中。
参数
参考时钟输入特性
频带
REFCLK乘法器残疾人
REFCLK乘法器启用4 ×
REFCLK乘法器启用20 ×
输入电容
输入阻抗
占空比
占空比与REFCLK乘法器启用
REFCLK输入功率
1
DAC输出特性
决议
满量程输出电流
增益误差
输出失调
微分非线性
积分非线性
输出电容
残余相位噪声@ 1 kHz偏置， 40 MHz的
OUT
REFCLK乘法器启用@ 20 ×
REFCLK乘法器启用@ 4 ×
REFCLK乘法器残疾人
顺从电压范围
宽带SFDR
1 MHz至10 MHz的模拟输出
10 MHz至40 MHz的模拟输出
40 MHz到80 MHz模拟输出
80 MHz到120 MHz的模拟输出
120 MHz至160 MHz的模拟输出
窄带SFDR
40 MHz的模拟输出（ ± 1 MHz时）
40 MHz的模拟输出（ ± 250千赫）
40 MHz的模拟输出（ ± 50千赫）
40 MHz的模拟输出（ ± 10 kHz）的
80 MHz的模拟输出（ ± 1 MHz时）
80 MHz的模拟输出（ ± 250千赫）
80 MHz的模拟输出（ ± 50千赫）
80 MHz的模拟输出（ ± 10千赫）
120 MHz的模拟输出（ ± 1 MHz时）
120 MHz的模拟输出（ ± 250千赫）
120 MHz的模拟输出（ ± 50千赫）
120 MHz的模拟输出（ ± 10千赫）
160 MHz的模拟输出（ ± 1 MHz时）
160 MHz的模拟输出（ ± 250千赫）
160 MHz的模拟输出（ ± 50千赫）
160 MHz的模拟输出（ ± 10 kHz）的
温度
民
典型值
最大
单位
满
满
满
25°C
25°C
25°C
25°C
满
1
20
4
3
1.5
50
35
–15
0
10
10
400
100
20
65
+3
兆赫
兆赫
兆赫
pF
k
%
%
DBM
位
mA
％ FS
A
最低位
最低位
pF
dBc的/赫兹
dBc的/赫兹
dBc的/赫兹
V
dBc的
dBc的
dBc的
dBc的
dBc的
dBc的
dBc的
dBc的
dBc的
dBc的
dBc的
dBc的
dBc的
dBc的
dBc的
dBc的
dBc的
dBc的
dBc的
dBc的
dBc的
25°C
25°C
25°C
25°C
25°C
25°C
25°C
25°C
25°C
25°C
25°C
25°C
25°C
25°C
25°C
25°C
25°C
25°C
25°C
25°C
25°C
25°C
25°C
25°C
25°C
25°C
25°C
25°C
25°C
25°C
25°C
5
–10
15
+10
0.6
1
2
5
–105
–115
–132
AVDD - 0.5
64
63
61
55
50
82
82
94
87
82
84
87
87
80
82
86
89
80
82
84
86
AVDD + 0.5
第0版|第24 3
AD9859
参数
时序特性
串行控制总线
最大频率
最小时钟脉冲宽度低
最小时钟脉冲宽度高
最大时钟的上升/下降时间
最小数据建立时间DVDD_I / O = 3.3 V
最小数据建立时间DVDD_I / O = 1.8 V
最小数据保持时间
最大数据有效时间
唤醒时间
2
最小复位脉冲宽度高
/ I / O更新到SYNC_CLK建立时间DVDD_I O = 3.3 V
/ I / O更新到SYNC_CLK建立时间DVDD_I O = 3.3 V
I / O更新， SYNC_CLK保持时间
潜伏期
I / O更新频率来改变传播延迟
I / O更新到相位偏移更改传播延迟
I / O更新，以振幅变化传播延迟
CMOS逻辑输入
逻辑1电压@ DVDD_I / O （引脚43 ） = 1.8 V
逻辑0电压@ DVDD_I / O （引脚43 ） = 1.8 V
逻辑1电压@ DVDD_I / O （引脚43 ） = 3.3 V
逻辑0电压@ DVDD_I / O （引脚43 ） = 3.3 V
逻辑1电流
逻辑0当前
输入电容
CMOS逻辑输出（1 mA负载） DVDD_I / O = 1.8 V
逻辑1电压
逻辑0电压
CMOS逻辑输出（1 mA负载） DVDD_I / O = 3.3 V
逻辑1电压
逻辑0电压
功耗（ AVDD = DVDD = 1.8 V ）
单色调模式
快速掉电模式
全睡眠模式
同步功能
4
最大同步时钟速率（ DVDD_I / O = 1.8 V ）
最大同步时钟速率（ DVDD_I / O = 3.3 V ）
SYNC_CLK对齐分辨率
5
温度
民
典型值
最大
单位
满
满
满
满
满
满
满
满
满
满
满
满
满
25°C
25°C
25°C
25°C
25°C
25°C
25°C
25°C
25°C
25°C
25°C
25°C
25°C
25°C
25°C
25°C
25°C
25°C
25°C
25°C
25
7
7
2
3
5
0
25
1
5
4
6
0
24
24
16
1.25
0.6
2.2
3
2
1.35
0.4
2.8
0.4
162
150
20
62.5
100
±1
171
160
27
0.8
12
12
Mbps的
ns
ns
ns
ns
ns
ns
ns
ms
系统时钟周期
3
ns
ns
ns
系统时钟周期
系统时钟周期
系统时钟周期
V
V
V
V
A
A
pF
V
V
V
V
mW
mW
mW
兆赫
兆赫
系统时钟周期
1
为了达到最佳的相位噪声，最大振幅时钟可能应该被使用。降低时钟输入振幅减小了相位噪声perform-
ANCE设备。
2
唤醒时间是指从模拟省电模式恢复（参见AD9859部分的断电功能） 。所需要的时间最长是为
参考时钟倍频PLL重新锁定到参考。唤醒时间假定不存在电容器上DACBP和所建议的PLL环路滤波器
值被使用。
3
SYSCLK周期指的是由DDS使用芯片上的实际时钟频率。如果参考时钟倍频器是用来繁殖的外部参考时钟频率，
SYSCLK的频率是外部频率乘以基准时钟倍增因子。如果不使用参考时钟乘法器， SYSCLK的频
昆西是相同的外部参考时钟频率。
4
SYNC_CLK = 系统时钟速率。对于SYNC_CLK率≥ 50 MHz时，高速同步使能位， CFR2<11> ，应设置。
5
该参数表示的数字同步功能无法克服的系统时钟的上升沿之间的相位延迟（定时偏移） 。如果系统时钟
边缘对齐，同步功能不应该增加这两个边缘之间的偏移。
第0版|第24 4
AD9859
绝对最大额定值
表2中。
参数
最高结温
DVDD_I / O （引脚43 ）
AVDD ， DVDD
数字输入电压（ DVDD_I / O = 3.3 V ）
数字输入电压（ DVDD_I / O = 1.8 V ）
数字输出电流
储存温度
工作温度
焊接温度（ 10秒焊接）
θ
JA
θ
JC
等级
150°C
4V
2V
-0.7 V至5.25 V
-0.7 V至2.2 V
5毫安
-65 ° C至+ 150°C
-40 ° C至+ 105°C
300°C
38°C/W
15°C/W
注意，超出上述绝对最大额定值
可能对器件造成永久性损坏。这是一个压力额定
荷兰国际集团的设备的唯一的和功能性操作在这些或任何
上述其他条件下的作战指示节
本规范的化，是不是暗示。暴露在绝对
最大额定值条件下工作会影响
器件的可靠性。
数字
输入
DVDD_I / O
DAC输出
IOUT
IOUT
输入
避免过驱动
数字输入。
正向偏置
ESD二极管可
偶数字噪声
ONTO电源引脚。
图2.等效输入和输出电路
第0版|第24 5
03374-0-032
必须终止
输出到AVDD 。 DO
不超过
输出电压
合规的评级。
400 MSPS ， 10位， 1.8 V CMOS
直接数字频率合成器
AD9859
特点
400 MSPS内部时钟速度
集成的10位DAC
32位调谐字
相位噪声≤ -120 dBc的/赫兹@ 1 kHz偏置（ DAC输出）
出色的动力性能
>75分贝SFDR @ 160兆赫（ ± 100 kHz偏置）一
OUT
串行I / O控制
1.8 V电源
软件和硬件控制断电
48引脚TQFP / EP封装
5 V输入电平支持大部分数字输入
PLL REFCLK乘法器（ 4 × 20 × ）
内部振荡器;可以通过一个单一的晶体被驱动
相位调制能力
多芯片同步
应用
雅居乐LO频率合成
可编程时钟发生器
测试和测量设备
商业和业余无线电激励器
概述
该AD9859是直接数字频率合成器（ DDS ），具有
10位DAC工作在高达400 MSPS的。在AD9859的用途
先进的DDS技术，再加上高速，
高性能DAC ，形成数字可编程，
完整高频合成器，能够产生的
在高达频率捷变模拟输出正弦波形
200兆赫。该AD9859是专为提供快速频率
跳频和精密调谐分辨率（ 32位频率调谐
字）。频率调谐和控制字加载到
通过串行I / O端口的AD9859 。
在AD9859可工作在扩展工业
至+ 105 °C温度范围为-40°C
功能框图
DDS内核
相
累加器
Z
–1
相
OFFSET
32
19
COS （ X）
10
DAC
AD9859
DAC_R
SET
IOUT
IOUT
频率
调谐字
14
相
ACUMULATOR
RESET
10
振幅
放大系数
系统
时钟
32
DDS时钟
Z
–1
14
SYNC_IN
I / O更新
M
U
X
0
SYNC
时序和控制逻辑
OSK
PWRDWNCTL
SYNC_CLK
÷4
控制寄存器
振荡器/缓冲器
REFCLK
REFCLK
启用
4×–20×
时钟
倍增器
M
U
X
系统
时钟
03375-0-001
水晶退房
I / O端口
RESET
图1 。
第0版
信息ADI公司提供的被认为是准确和可靠。
但是，没有责任承担由Analog Devices供其使用，也不对任何
侵犯第三方专利或其他权利，可能导致其使用的。
规格如有变更，恕不另行通知。没有获发牌照以暗示
或者以其他方式在ADI公司的任何专利或专利权。商标
注册商标均为其各自所有者的财产。
一个技术的方式， P.O. 9106箱，诺伍德，MA 02062-9106 ， U.S.A.
联系电话： 781.329.4700
www.analog.com
传真： 781.326.8703
2004 ADI公司保留所有权利。
AD9859
目录
AD9859 -电气规格.............................................. 3 ..
绝对最大额定值............................................... ............. 5
引脚配置................................................ ............................. 6
引脚功能描述............................................... ............... 7
典型性能特征............................................. 8
工作原理............................................... ....................... 11
组件模块................................................ ..................... 11
操作模式............................................... .................... 16
编程AD9859功能............................................... 16
串口操作............................................... .................. 19
指令字节................................................ .......................... 21
串行接口端口引脚说明....................................... 21
MSB / LSB传输.............................................. ...................... 21
建议应用电路............................................... ...... 23
外形尺寸................................................ ....................... 24
ESD注意事项................................................ ................................ 24
订购指南................................................ .......................... 24
修订历史
修订版0 ：初始版
第0版|第24 2
AD9859
AD9859 -电气规范
除非另有说明， AVDD ， DVDD = 1.8 V± 5 ％ ， DVDD_I / O = 3.3 V± 5 ％ ，R
SET
= 3.92千欧，外部参考时钟频率= 20
MHz的REFCLK乘法器启用20倍。 DAC输出必须参考AVDD ，不AGND 。
表1中。
参数
参考时钟输入特性
频带
REFCLK乘法器残疾人
REFCLK乘法器启用4 ×
REFCLK乘法器启用20 ×
输入电容
输入阻抗
占空比
占空比与REFCLK乘法器启用
REFCLK输入功率
1
DAC输出特性
决议
满量程输出电流
增益误差
输出失调
微分非线性
积分非线性
输出电容
残余相位噪声@ 1 kHz偏置， 40 MHz的
OUT
REFCLK乘法器启用@ 20 ×
REFCLK乘法器启用@ 4 ×
REFCLK乘法器残疾人
顺从电压范围
宽带SFDR
1 MHz至10 MHz的模拟输出
10 MHz至40 MHz的模拟输出
40 MHz到80 MHz模拟输出
80 MHz到120 MHz的模拟输出
120 MHz至160 MHz的模拟输出
窄带SFDR
40 MHz的模拟输出（ ± 1 MHz时）
40 MHz的模拟输出（ ± 250千赫）
40 MHz的模拟输出（ ± 50千赫）
40 MHz的模拟输出（ ± 10 kHz）的
80 MHz的模拟输出（ ± 1 MHz时）
80 MHz的模拟输出（ ± 250千赫）
80 MHz的模拟输出（ ± 50千赫）
80 MHz的模拟输出（ ± 10千赫）
120 MHz的模拟输出（ ± 1 MHz时）
120 MHz的模拟输出（ ± 250千赫）
120 MHz的模拟输出（ ± 50千赫）
120 MHz的模拟输出（ ± 10千赫）
160 MHz的模拟输出（ ± 1 MHz时）
160 MHz的模拟输出（ ± 250千赫）
160 MHz的模拟输出（ ± 50千赫）
160 MHz的模拟输出（ ± 10 kHz）的
温度
民
典型值
最大
单位
满
满
满
25°C
25°C
25°C
25°C
满
1
20
4
3
1.5
50
35
–15
0
10
10
400
100
20
65
+3
兆赫
兆赫
兆赫
pF
k
%
%
DBM
位
mA
％ FS
A
最低位
最低位
pF
dBc的/赫兹
dBc的/赫兹
dBc的/赫兹
V
dBc的
dBc的
dBc的
dBc的
dBc的
dBc的
dBc的
dBc的
dBc的
dBc的
dBc的
dBc的
dBc的
dBc的
dBc的
dBc的
dBc的
dBc的
dBc的
dBc的
dBc的
25°C
25°C
25°C
25°C
25°C
25°C
25°C
25°C
25°C
25°C
25°C
25°C
25°C
25°C
25°C
25°C
25°C
25°C
25°C
25°C
25°C
25°C
25°C
25°C
25°C
25°C
25°C
25°C
25°C
25°C
25°C
5
–10
15
+10
0.6
1
2
5
–105
–115
–132
AVDD - 0.5
64
63
61
55
50
82
82
94
87
82
84
87
87
80
82
86
89
80
82
84
86
AVDD + 0.5
第0版|第24 3
AD9859
参数
时序特性
串行控制总线
最大频率
最小时钟脉冲宽度低
最小时钟脉冲宽度高
最大时钟的上升/下降时间
最小数据建立时间DVDD_I / O = 3.3 V
最小数据建立时间DVDD_I / O = 1.8 V
最小数据保持时间
最大数据有效时间
唤醒时间
2
最小复位脉冲宽度高
/ I / O更新到SYNC_CLK建立时间DVDD_I O = 3.3 V
/ I / O更新到SYNC_CLK建立时间DVDD_I O = 3.3 V
I / O更新， SYNC_CLK保持时间
潜伏期
I / O更新频率来改变传播延迟
I / O更新到相位偏移更改传播延迟
I / O更新，以振幅变化传播延迟
CMOS逻辑输入
逻辑1电压@ DVDD_I / O （引脚43 ） = 1.8 V
逻辑0电压@ DVDD_I / O （引脚43 ） = 1.8 V
逻辑1电压@ DVDD_I / O （引脚43 ） = 3.3 V
逻辑0电压@ DVDD_I / O （引脚43 ） = 3.3 V
逻辑1电流
逻辑0当前
输入电容
CMOS逻辑输出（1 mA负载） DVDD_I / O = 1.8 V
逻辑1电压
逻辑0电压
CMOS逻辑输出（1 mA负载） DVDD_I / O = 3.3 V
逻辑1电压
逻辑0电压
功耗（ AVDD = DVDD = 1.8 V ）
单色调模式
快速掉电模式
全睡眠模式
同步功能
4
最大同步时钟速率（ DVDD_I / O = 1.8 V ）
最大同步时钟速率（ DVDD_I / O = 3.3 V ）
SYNC_CLK对齐分辨率
5
温度
民
典型值
最大
单位
满
满
满
满
满
满
满
满
满
满
满
满
满
25°C
25°C
25°C
25°C
25°C
25°C
25°C
25°C
25°C
25°C
25°C
25°C
25°C
25°C
25°C
25°C
25°C
25°C
25°C
25°C
25
7
7
2
3
5
0
25
1
5
4
6
0
24
24
16
1.25
0.6
2.2
3
2
1.35
0.4
2.8
0.4
162
150
20
62.5
100
±1
171
160
27
0.8
12
12
Mbps的
ns
ns
ns
ns
ns
ns
ns
ms
系统时钟周期
3
ns
ns
ns
系统时钟周期
系统时钟周期
系统时钟周期
V
V
V
V
A
A
pF
V
V
V
V
mW
mW
mW
兆赫
兆赫
系统时钟周期
1
为了达到最佳的相位噪声，最大振幅时钟可能应该被使用。降低时钟输入振幅减小了相位噪声perform-
ANCE设备。
2
唤醒时间是指从模拟省电模式恢复（参见AD9859部分的断电功能） 。所需要的时间最长是为
参考时钟倍频PLL重新锁定到参考。唤醒时间假定不存在电容器上DACBP和所建议的PLL环路滤波器
值被使用。
3
SYSCLK周期指的是由DDS使用芯片上的实际时钟频率。如果参考时钟倍频器是用来繁殖的外部参考时钟频率，
SYSCLK的频率是外部频率乘以基准时钟倍增因子。如果不使用参考时钟乘法器， SYSCLK的频
昆西是相同的外部参考时钟频率。
4
SYNC_CLK = 系统时钟速率。对于SYNC_CLK率≥ 50 MHz时，高速同步使能位， CFR2<11> ，应设置。
5
该参数表示的数字同步功能无法克服的系统时钟的上升沿之间的相位延迟（定时偏移） 。如果系统时钟
边缘对齐，同步功能不应该增加这两个边缘之间的偏移。
第0版|第24 4
AD9859
绝对最大额定值
表2中。
参数
最高结温
DVDD_I / O （引脚43 ）
AVDD ， DVDD
数字输入电压（ DVDD_I / O = 3.3 V ）
数字输入电压（ DVDD_I / O = 1.8 V ）
数字输出电流
储存温度
工作温度
焊接温度（ 10秒焊接）
θ
JA
θ
JC
等级
150°C
4V
2V
-0.7 V至5.25 V
-0.7 V至2.2 V
5毫安
-65 ° C至+ 150°C
-40 ° C至+ 105°C
300°C
38°C/W
15°C/W
注意，超出上述绝对最大额定值
可能对器件造成永久性损坏。这是一个压力额定
荷兰国际集团的设备的唯一的和功能性操作在这些或任何
上述其他条件下的作战指示节
本规范的化，是不是暗示。暴露在绝对
最大额定值条件下工作会影响
器件的可靠性。
数字
输入
DVDD_I / O
DAC输出
IOUT
IOUT
输入
避免过驱动
数字输入。
正向偏置
ESD二极管可
偶数字噪声
ONTO电源引脚。
图2.等效输入和输出电路
第0版|第24 5
03374-0-032
必须终止
输出到AVDD 。 DO
不超过
输出电压
合规的评级。
QQ：2880707522 复制
