a
特点
通用低成本调制器解决方案
通信应用
DC至80 MHz输出带宽
集成的12位D / A转换器
可编程的采样率插值滤波器
可编程参考时钟倍频器
内部的sin（x ） / x补偿滤波器
>52分贝SFDR @ 40MHz的
OUT
>48分贝SFDR @ 70MHz的
OUT
>80分贝窄带SFDR @ 70MHz的
OUT
+3 V单电源供电
节省空间的表面贴装封装
双向控制总线接口
支持连拍和连续的Tx模式
对于频率合成应用的单色调模式
四个可编程，引脚可选的调制器简介
直接接口， AD8320 / AD8321 PGA电缆驱动器
CMOS 200 MHz的
正交数字上变频器
AD9856
应用
HFC数据，电话和视频调制解调器
无线和卫星通信
蜂窝基站
概述
在AD9856集成了一个高速直接数字频率合成器
器（DDS） ，一个高性能，高速12位的数字 - 模拟
转换器（DAC ） ，时钟乘法器电路，数字滤波器和
其他DSP功能在单芯片上，以形成一个完整的
正交数字上变频器设备。在AD9856的目的
用作一个通用的I / Q调制器与捷变上变频器
用于通信应用，在成本，尺寸，功率耗散
而不能使和动态性能的关键属性。
该AD9856是采用节省空间的表面贴装封装提供
年龄和规定工作在扩展工业级温
温度范围内的-40 ° C至+ 85°C 。
功能框图
解复用器和
串行到并行
变流器
12
4 –8
可选
插值
HALFBANDS
4 –8
可选
插值
HALFBANDS
4 -20 PROG 。
时钟
倍增器
12
2到63
可选
插
12
12
12
AD9856
INV 12
SINC
12-BIT
DAC
DC- 80 MHz的
产量
DAC
R
SET
SPI接口
TO AD8320 / AD8321
可编程
电缆驱动器
扩音器
复
DATA IN
12
12
2到63
可选
插
12
12
正弦
12
12
余弦
TxEnable位置
（I / Q SYNC）同步
DDS和控制功能
参考
CLOCK IN
廓
SELECT
1–2
廓
SELECT
3–4
主
RESET
双向SPI控制接口：
32位频率调谐字
频率更新
内插滤波器速率
参考时钟倍频速率
光谱相位反转允许
电缆驱动器放大器控制
版本B
信息ADI公司提供的被认为是准确和
可靠的。但是，没有责任承担由Analog Devices其
使用，也不对第三方专利或其他权利的任何侵犯
这可能是由于它的使用。没有获发牌照以暗示或
否则，在ADI公司的任何专利或专利权。
一个技术的方式， P.O. 9106箱，诺伍德，MA 02062-9106 ， U.S.A.
联系电话： 781 / 329-4700
万维网网站： http://www.analog.com
传真： 781 / 326-8703
ADI公司， 1999
AD9856–SPECIFICATIONS
参数
参考时钟输入特性
频带
REFCLK乘法器残疾人
REFCLK乘法器启用4 ×
REFCLK乘法器启用20 ×
占空比
输入电容
输入阻抗
DAC输出特性
决议
满量程输出电流
增益误差
输出失调
微分非线性
积分非线性
输出电容
相位噪声@ 1 kHz偏置， 40 MHz的
OUT
REFCLK乘法器启用20 ×
REFCLK乘法器在4×
REFCLK乘法器残疾人
顺从电压范围
宽带SFDR ：
1 MHz的模拟输出
20 MHz的模拟输出
42 MHz的模拟输出
65 MHz的模拟输出
80 MHz的模拟输出
窄带SFDR ： （ ± 100 kHz的窗口）
70 MHz的模拟输出
(V
S
= 3 V，5 ％ ，R
SET
= 3.9 K，外部参考时钟频率= 10 MHz的
与REFCLK乘法器20启用） 。
TEST
水平
AD9856
典型值
温度
民
最大
单位
满
满
满
+25°C
+25°C
+25°C
VI
VI
VI
V
V
V
5
5
5
50
3
100
12
10
200
1
50
10
兆赫
兆赫
兆赫
%
pF
M
位
mA
％ FS
A
最低位
最低位
pF
dBc的/赫兹
dBc的/赫兹
dBc的/赫兹
V
dBc的
dBc的
dBc的
dBc的
dBc的
dBc的
DBM
%
dB
dBc的
dB
+25°C
+25°C
+25°C
+25°C
+25°C
+25°C
+25°C
+25°C
+25°C
+25°C
+25°C
+25°C
+25°C
+25°C
+25°C
+25°C
+25°C
+25°C
+25°C
+25°C
I
I
V
V
V
V
V
V
I
IV
IV
IV
IV
IV
IV
IV
IV
IV
IV
V
5
–10
20
+10
10
0.5
1
5
–85
–100
–110
–0.5
70
65
60
55
50
80
50
50
45
1
55
50
±
0.3
2
1.5
调制器的特性
邻道功率（ CH功率= -6.98 dBm的）
误差矢量幅度
I / Q偏移
带内杂散
通带纹波振幅（DC至80 MHz ）
时序特性
串行控制总线
最大频率
最小时钟脉冲宽度高（T
威尔斯亲王医院
)
最小时钟脉冲宽度低（T
PWL
)
最大时钟的上升/下降时间
最小数据建立时间（T
DS
)
最小的数据保持时间（t
DH
)
最大数据有效时间（t
DV
)
唤醒时间
2
最小复位脉冲宽度高（T
RH
)
CMOS逻辑输入
逻辑“1”的电压
逻辑“0”电压
逻辑“1”的当前
逻辑“0”的当前
输入电容
满
满
满
满
满
满
满
满
满
IV
IV
IV
IV
IV
IV
IV
IV
IV
10
30
30
1
25
0
30
1
5
兆赫
ns
ns
ms
ns
ns
ns
ms
REFCLK
周期
V
V
A
A
pF
+25°C
+25°C
+25°C
+25°C
+25°C
I
I
I
I
V
+2.6
+0.4
12
12
3
–2–
版本B
AD9856
参数
CMOS逻辑输出（1 mA负载）
逻辑“1”的电压
逻辑“0”电压
电源
+V
S
当前
整个工作条件
2
突发操作（ 25 ％ ）
单音模式
160 MHz时钟
120 MHz时钟
掉电模式
温度
+25°C
+25°C
TEST
水平
I
I
民
2.7
0.4
AD9856
典型值
最大
单位
mA
mA
+25°C
+25°C
+25°C
+25°C
+25°C
+25°C
I
I
I
I
I
I
530
450
495
445
345
2
mA
mA
mA
mA
mA
mA
笔记
1
对于以85中的调制模式200 MHz运行
°C
工作温度，V
S
必须+3 V分钟。
2
假设1.3 kΩ和0.01
F
环路滤波器元件。
特定网络阳离子如有更改，恕不另行通知。
绝对最大额定值*
说明测试级别
最高结温。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 + 165℃
储存温度。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 -65 ° C至+ 150°C
V
S
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . +4 V
工作温度。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 -40 ° C至+ 85°C
数字输入。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 -0.7 V至+ V
S
引线温度（焊接10秒） 。 。 。 。 。 。 。 。 。 。 。 。 。 + 300℃
数字输出电流。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 5毫安
θ
JA
热阻抗。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 38 ° C / W
*绝对最大额定值的限制值，可以单独应用，
超出该电路的适用性可能受到损害。实用
在任何这些条件的可操作性不一定暗示。曝光
绝对最大额定值条件下长时间可能会影响
器件的可靠性。
考试级别
I –
III –
IV -
V –
VI =
100 ％生产测试。
只样品进行测试。
参数由设计和特性保证
测试。
参数仅仅是一个典型值。
器件在+ 25 ° C 100 ％生产测试，
通过设计和特性测试保证
工业的操作温度范围。
订购指南
温度
范围
包
描述
包
选项
模型
AD9856AST
AD9856/PCB
-40 ° C至+ 85°C薄型四方扁平封装ST- 48
+25°C
评估板
小心
ESD （静电放电）敏感器件。静电荷高达4000 V容易
积聚在人体和测试设备，可排出而不被发现。
虽然AD9856具有专用ESD保护电路，可能永久的损坏
发生在受到高能静电放电设备。因此，适当的ESD
预防措施建议，以避免性能下降或功能丧失。
警告！
ESD敏感器件
版本B
–3–
AD9856
引脚功能描述
针＃
1
2
3
4, 10,
21, 44
5, 11,
20, 43
6–9
12–16
17
18, 19,
22
23, 28,
31
24
25
26
27
引脚名称
TxEnable位置
D11
D10
DVDD
DGND
D9–D6
D5–D1
D0
引脚功能
输入脉冲的同步
该数据流
输入数据（最高位）
输入数据
数字电源电压
数字地
输入数据
输入数据
输入数据（最低有效
位）
无内部连接
模拟地
无需外部连接*
R
SET
电阻连接
无需外部连接*
模拟电源电压
针＃
29
30
32
33
34
35
36
37
38
39
40
41
42
45
46
47
48
引脚名称
I
OUTB
I
OUT
PLL GND
PLL滤波器
PLL供应
CA ENABLE
CA数据
CA CLK
CS
SDO
SDIO
SCLK
SYNC I / O
PS0
PS1
REFCLK
RESET
引脚功能
互补的模拟
DAC的电流输出
真正的模拟电流输出
数模转换器
PLL地面
PLL环路滤波器连接
PLL供电电压
电缆驱动器放大器启用
电缆驱动器放大器数据
电缆驱动器放大器时钟
芯片选择
串行数据输出
串行端口I / O
串行口的时钟
执行I / O同步
廓选择0
廓选择1
参考时钟输入
主复位
NC
AGND
BG REF旁路
器R
SET
DAC REF旁路
AVDD
*在大多数情况下获得最佳性能是没有外部的连接来实现的。对于极其嘈杂的环境BG REF旁路最多可与一个被绕过
0.1
F
电容到AGND （引脚23 ） 。 DAC REF旁路可以与多达0.1绕过
F
电容到AVDD （引脚27 ） 。
引脚配置
REFCLK
PS1
SYNC I / O
CS
CA CLK
36
CA数据
35
CA ENABLE
34
PLL供应
33
PLL滤波器
32
PLL GND
31
AGND
30
I
OUT
29
I
OUTB
28
AGND
27
AVDD
26
DAC REF旁路
25
器R
SET
13 14 15 16 17 18 19 20 21 22 23 24
RESET
DVDD
DGND
SCLK
SDIO
48 47 46 45 44 43 42 41 40 39 38 37
TxEnable位置
1
D11
2
D10
3
DVDD
DGND
5
4
销1
识别码
D9
6
D8
7
D7
8
D6
9
DVDD
10
DGND
11
D5
12
NC =无连接
AD9856
顶视图
（不按比例）
SDO
PS0
–4–
BG REF
绕行
D4
D3
D2
NC
NC
DGND
DVDD
NC
AGND
D1
D0
版本B
AD9856
功能块和模式说明
操作模式
输入数据格式
1.复杂的正交调制模式。
2.单色调输出模式。
可编程： 12位， 6位，或3位的输入格式。数据输入到AD9856是
12位二进制补码。复杂的I / Q码元组成的数据要求是在
至少2倍过采样，这取决于配置。
高达50兆采样/秒@ 200 MHz的系统时钟速度。
对于DC - 80 MHz的
OUT
操作（ 200 MHz的系统时钟速率） ：
W / REFCLK乘法器开启： 10兆赫， 50兆赫，通过可编程控制总线
W / REFCLK乘法器禁用： 200兆赫。
注意：为了获得最佳的数据同步时， AD9856的参考时钟，并且
输入数据时钟，应来源于相同的时钟源。
可编程过的4 × -20 ×范围内的整数步骤。可以禁用（有效
REFCLK乘数= 1 ），通过控制总线。的REFCLK乘数=系统时钟输出
率，这是施加在DDS和DAC功能的内部时钟速率。
四引脚可选的，预编程的格式。可用于调制和单
音运行模式。
固定4 × ，可选2×和可选2× -63 ×范围。
内插滤波器提供采样，降低CIC的影响
通频带滚降特性。
当突发模式经由控制总线，所施加的上升沿使能
TxENABLE上脉冲应该是一致，并且框架，所述输入数据分组。这
建立数据采样同步。
在连续模式下通过控制总线时，中的TxEnable引脚变为
的I / Q控制线。在TxENABLE逻辑“ 1”表示正在提交I数据
到AD9856 。在TxENABLE逻辑“ 0”表示Q数据被提交给
AD9856 。 TxENABLE上的每个上升沿重新同步AD9856的输入SAM-
耦能力。
预补偿的sin（x ） / x滚离DAC的;用户可旁路。
[I
×
COS（ ωT ） + Q
×
仙（ ωT ） ]或[I
×
COS（ ωT ） - Q
×
仙（ ωT ） ]（默认值） ，通过配置
控制总线，每个配置文件。
功耗降低到小于6毫瓦时，充分的睡眠模式激活，编程
通过控制总线梅布尔。
输入采样率
输入参考时钟频率
内置参考时钟倍频器
个人选择
插值范围
半带滤池
TxENABLE上的功能，连拍模式
TxENABLE上的功能，连拍模式
反SINC滤波器
I / Q通道反转
充分的睡眠模式
版本B
–5–
QQ：2881677436 复制
