a
特点
对于HFC网络的通用低成本解决方案
返回通道牛逼
X
功能： 5兆赫， 42兆赫/
5兆赫， 65兆赫
165 MHz的内部参考时钟功能
包括可编程脉冲整形FIR滤波器和
可编程内插滤波器
FSK / QPSK / DQPSK / 16-QAM / D16 -QAM调制
格式
6内置参考时钟倍频器
集成的里德 - 所罗门前向纠错功能
可编程的随机函数发生器/函数序言
支持互操作的电缆调制解调器标准
内部氮化硅/ x补偿
>50分贝SFDR @ 42 MHz的输出频率（单频）
控制的突发模式工作
+3.3 V至+5 V单电源供电
低功耗： 750毫瓦@全时钟速度（ 3.3 V电源）
节省空间的表面贴装包装
应用
HFC数据，电话和视频调制解调器
无线局域网
可编程数字
QPSK / 16 - QAM调制
AD9853
概述
在AD9853集成了一个高速直接数字频率合成器
器（DDS） ，一个高性能，高速数字 - 模转换
换器（ DAC ） ，数字滤波器以及其它DSP功能集成到一
单芯片，以形成一个完整的和灵活的数字调制器
装置。的AD9853旨在充当在一个调制器
网络应用，例如交互式HFC，WLAN和
微波系统，其中，成本，体积，功耗，功能集成
化和动态性能的关键属性。
的AD9853制造在先进的CMOS工艺和
它设置了CMOS数字调制器的性能的新标准。
该设备装有可编程功能和
提供了一个直接接口端口到AD8320 ，可数字
可编程电缆驱动器放大器。在AD9853 / AD8320
芯片组形成了一个高集成度，低功耗，小占位面积
而对于HFC返回路径要求成本效益的解决方案
和其它更多的通用调制器的应用程序。
的AD9853是在一个节省空间的表面贴装封装提供
年龄并规定工作在扩展工业
温度范围为-40 ° C至+ 85°C 。
功能框图
FIR
滤波器
插
滤波器
AD9853
INV
SYNC
滤波器
10-BIT
DAC
A
OUT
TO LP滤波器
与AD8320
电缆驱动器
放大器
串行
DATA IN
R-S
FEC
XOR
数据
延迟
& MUX
编码器：
FSK
QPSK
DQPSK
16-QAM
D16-QAM
10
FIR
滤波器
插
滤波器
正弦
DDS
余弦
10
随机数发生器
前言
插入
收益
控制
驱动放大器
时钟
6
控制功能
REF CLOCK IN
FEC
T
X
启用复位
启用/
关闭
串行控制总线：
32位输出频率调谐字
输入数据速率/调制格式
FEC /随机函数发生器/前导启用/配置
FIR滤波器系数
参考时钟乘法器启用
I / Q相位反转
睡眠模式
版本C
信息ADI公司提供的被认为是准确和
可靠的。但是，没有责任承担由Analog Devices其
使用，也不对第三方专利或其他权利的任何侵犯
这可能是由于它的使用。没有获发牌照以暗示或
否则，在ADI公司的任何专利或专利权。
一个技术的方式， P.O. 9106箱，诺伍德，MA 02062-9106 ， U.S.A.
联系电话： 781 / 329-4700
万维网网站： http://www.analog.com
传真： 781 / 326-8703
ADI公司， 1999
AD9853–SPECIFICATIONS
参数
参考时钟输入特性
频带
6 × REFCLK残疾人（ +3.3 V电源）
6 × REFCLK启用（ +3.3 V电源）
6 × REFCLK残疾人（ +5 V电源）
6 × REFCLK启用（ +5 V电源）
占空比
输入电容
输入阻抗
DAC输出特性
决议
满量程输出电流
增益误差
输出失调
输出偏移温度系数
微分非线性
积分非线性
输出电容
相位噪声@ 1 kHz偏置， 40 MHz的
OUT
6 × REFCLK启用
6 × REFCLK残疾人
顺从电压范围
宽带SFDR （单音） ：
1 MHz的
OUT
20 MHz的
OUT
42 MHz的
OUT
65 MHz的
OUT1
调制器的特性
I / Q偏移
邻道功率
误差矢量幅度
带内杂散发射
5兆赫， 42兆赫
OUT
5兆赫， 65兆赫
OUT1
通带纹波振幅
(V
S
= 3.3 V，5 ％ ，R
SET
= 3.9 K，参考时钟频率= 20.48 MHz的
6 REFCLK启用，符号率= 2.56 MS / s时， = 0.25，除非另有说明）
温度
考试级别
民
典型值
最大
单位
满
满
满
满
+25°C
+25°C
+25°C
IV
IV
IV
IV
IV
V
V
42
7
108
18
40
3
100
10
10
126
21
168
28
60
兆赫
兆赫
兆赫
兆赫
%
pF
M
位
mA
％ FS
A
NA / ℃，
最低位
最低位
pF
dBc的
dBc的
V
dBc的
dBc的
dBc的
dBc的
dB
DBM
%
dBc的
dBc的
dB
+25°C
+25°C
+25°C
满
+25°C
+25°C
+25°C
+25°C
+25°C
+25°C
+25°C
+25°C
+25°C
+25°C
+25°C
+25°C
+25°C
+25°C
+25°C
+25°C
IV
I
I
V
I
I
V
V
V
I
IV
IV
IV
IV
IV
IV
IV
IV
IV
V
5
–10
20
+10
10
0.75
1.5
50
0.5
0.5
5
–100
–110
–0.5
62
52
48
42
48
44
1
42
40
±
0.3
68
54
50
44
+1.5
2
时序特性
串行控制总线
最大频率
最小时钟脉冲宽度低（T
PWL
)
最小时钟脉冲宽度高（T
威尔斯亲王医院
)
最大时钟的上升/下降时间
最小数据建立时间（T
DS
)
最小的数据保持时间（t
DH
)
最小时钟设置停止条件（T
CS
)
最小时钟保持启动状态（T
CH
)
RESET
最低牛逼
X
ENABLE低电平，复位低（T
TR
)
最小复位高到启动条件（T
RH
)
FEC ENABLE
最低FEC启用/禁用至T
X
实现高（T
FH
)
最低FEC启用/禁用至T
X
实现低（T
FL
)
满
满
满
满
满
满
满
满
满
满
满
满
IV
IV
IV
IV
IV
IV
IV
IV
IV
IV
IV
IV
25
10
10
100
10
10
10
10
10
10
0
0
兆赫
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
–2–
版本C
AD9853
参数
时序特性（续）
唤醒时间-PLL掉电
唤醒时间-DAC掉电
唤醒时间 - 数字掉电
数据等待时间（T
DL
)
最小复位脉冲宽度低（T
RL
)
CMOS逻辑输入
逻辑“1”电压，+ 5 V电源
逻辑“1”电压， + 3.3V电源
逻辑“0”电压
逻辑“1”的当前
逻辑“0”的当前
输入电容
电源
2
+V
S
电流（ + 3.3V + 5 ％ ）
整个工作条件
与PLL掉电启用
与DAC掉电启用
随着数字掉电启用
与所有掉电启用
+V
S
电流（ + 5V + 5 ％ ）
温度
+25°C
+25°C
+25°C
+25°C
+25°C
+25°C
+25°C
+25°C
+25°C
+25°C
+25°C
考试级别
IV
IV
IV
IV
IV
I
I
I
I
I
V
+3.5
+3.0
+0.4
12
12
3
民
典型值
1
200
5
6
10
最大
单位
ms
s
s
符号
ns
V
V
V
A
A
pF
+25°C
+25°C
+25°C
+25°C
+25°C
+25°C
I
I
I
I
I
I
184
178
170
36
16
400
230
224
216
54
20
595
mA
mA
mA
mA
mA
mA
笔记
1
参考时钟= 28 MHz的时钟倍频启用;电源电压= + 5V。
2
最大值在最坏的情况下的操作模式获得的。典型值是适用于大多数应用。
特定网络阳离子如有更改，恕不另行通知。
说明测试级别
考试级别
绝对最大额定值*
I
- 100 ％生产测试。
III - 只样品进行测试。
四 - 参数是通过设计和特性保证
测试。
V - 此参数只在一个典型值。
VI - 器件在+ 25 ° C 100 ％生产测试，
通过设计和特性测试保证
工业的操作温度范围。
最高结温。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 + 150°C
V
S
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . +6 V
数字输入。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 -0.7 V至+ V
S
数字输出电流。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 5毫安
储存温度。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 -65 ° C至+ 150°C
工作温度。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 -40 ° C至+ 85°C
焊接温度（ 10秒焊接） 。 。 。 。 。 。 。 。 。 。 。 。 + 300℃
MQFP
θ
JA
热阻抗。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 36 ° C / W
*绝对最大额定值的限制值，可以单独应用，
超出该电路的适用性可能受到损害。实用
在任何这些条件的可操作性不一定暗示。曝光
绝对最大额定值条件下，时间会影响器件的长期
可靠性。
订购指南
模型
温度
范围
包
描述
包
选项
AD9853AS -40 ° C至+ 85°C公制四方扁平封装S- 44A
（ MQFP ）
小心
ESD （静电放电）敏感器件。静电荷高达4000 V容易
积聚在人体和测试设备，可排出而不被发现。
虽然AD9853具有专用ESD保护电路，可能永久的损坏
发生在受到高能静电放电设备。因此，适当的ESD
预防措施建议，以避免性能下降或功能丧失。
警告！
ESD敏感器件
版本C
–3–
AD9853
引脚功能描述
引脚配置
44引脚公制四方扁平封装
(S-44A)
T
X
启用
REF CLK IN
CA时钟
33 CA ENABLE
销1
识别码
针＃
引脚名称
引脚功能
数字地
数字电源电压
位时钟的控制总线
数据
4
控制总线的数据在控制总线数据
5
FEC ENABLE
启用/禁用FEC
6
地址位
地址位用于控制总线
11 ， 26 ， 31测试数据输出
工厂使用串行测试数据
OUT
12, 13
PLL GND
PLL地面
14
PLL VCC
电源电压PLL
15
PLL滤波器
PLL环路滤波器连接
16 ， 19 ， 23 AGND
模拟地
17
NC
无连接
18
DAC RSET
RSET电阻连接
20, 22
AVDD
模拟电源电压
21
DAC的基准
DAC的基准电压
24
IOUT
模拟电流输出
DAC
25
IOUTB
互补的模拟电流
租的DAC输出
27
TEST CLK
工厂使用扫描时钟
28
测试LATCH
工厂使用扫描锁存
29
测试数据
工厂使用串行测试数据
In
30
测试数据启用
工厂使用串行测试数据
能，停飞正常
手术
32
RESET
主设备复位功能
33
CA ENABLE
有线电视放大器启用
34
CA时钟
有线电视放大器串行控制
时钟
35
CA数据
有线电视放大器串行控制
数据
38
REF CLK IN
参考时钟输入
41
DATA IN
输入的串行数据流
42
T
X
启用
脉冲的帧的有效
输入数据流
1, 7, 9, 10,
36 ， 39 ， 44 DGND
2, 8, 37,
40, 43
DVDD
3
控制总线时钟
DATA IN
44 43 42 41 40 39 38 37 36 35 34
DGND 1
DVDD
控制
总线时钟
控制
总线数据
FEC ENABLE
2
3
4
5
CA数据
DGND
DGND
DVDD
DGND
DVDD
DVDD
32
RESET
31测试数据输出
30测试数据
启用
29测试数据
28 TEST LATCH
27 CLK测试
26测试数据输出
25 IOUTB
24 IOUT
23 AGND
AD9853
顶视图
（不按比例）
地址位6
DGND
7
DVDD 8
DGND 9
DGND 10
测试数据11
OUT
12 13 14 15 16 17 18 19 20 21 22
DAC的基准
AGND
PLL GND
AGND
PLL GND
PLL VCC
PLL滤波器
DAC RSET
AVDD
NC
NC =无连接
AVDD
–4–
版本C
AD9853
表一，调制器功能说明
调制编码格式
输出载波频率范围
串行输入数据速率
脉冲整形FIR滤波器
插值范围
FSK * ，QPSK， DQPSK ，16-QAM ， D16 -QAM，经由控制总线可选择
DC - 63 MHz的3.3 V电源电压
DC - 84 MHz的+5 V电源电压
参考时钟的整除分数
41点击，线性相位，10位系数完全通过控制总线进行编程
插速率
= (4/M)
×
(ICIC1)
×
（ ICIC2 ）其中：
M
= 2对于QPSK ，
M
= 4对于16-QAM
最小和最大速率
最低插值率-QPSK = 2
×
3
×
2 = 12
16-QAM = 1
×
4
×
3 = 12
最大插值率-QPSK = 2
×
31
×
63 = 3906
16-QAM = 1
×
31
×
63 = 1953
这些是从输入数据速率的最小值和最大值的内插比率
系统时钟。内插范围是四个固定内插因子的函数
在FIR滤波器中，编程的CIC滤波器的内插率（ ICIC1 ， ICIC2 ） ，以及
作为系统的时序约束。
最大的参考时钟频率
6 REFCLK
R-S FEC
+3.3 V电源： 21 MHz的6 × REFCLK启用， 126 MHz的6 × REFCLK关闭
+5 V电源： 28 MHz的6 × REFCLK启用， 168 MHz的6 × REFCLK关闭
固定的6 ×参考时钟倍频器，能够通过控制总线/关闭控制
启用/通过控制总线和专用控制引脚禁用。控制引脚使能/禁用功能：
逻辑“1” =启用
逻辑“0” =禁用
本原多项式： P（ X） = X
8
+ x
4
+ x
3
+ x
2
+ 1
代码生成多项式： G（ X ） = （ X +
α
0
)(x +
α
1
)(x +
α
2
) . . . (x +
α
2t –1
)
通过控制总线可选
T = 0-10 （可编程）
码字的长度（ N）= 255最大（可编程）
N = K + 2 T（ K范围= 16
≤
K
≤
255 – 2 t)
FEC /随机函数发生器可以在信号链，通过控制总线进行调换。
I / Q信道频谱
前同步码插入
随机数发生器
I
×
COS + Q
×
SIN （默认）或I
×
COS - Q
×
单，经由控制总线进行选择。
0-96位，可编程的长度和内容
允许通过控制总线/禁止控制
生成多项式：
x
6
+ x
5
+ 1 ，可编程种子（ DAVIC / DVB兼容）
or
x
15
+ x
14
+ 1 ，可编程种子（ DOCSIS兼容）
随机数发生器和FEC块可调换的信号链，通过控制总线。
*在FSK模式下， F0 ： F1是直接DDS余弦输出。在AD9853的两个内插器的阶段，在FSK模式，不使用并应该被编程为
最大内插率，以减少不必要的电流消耗。这意味着，插补器＃1应该被设置为31个十进制数，和内插器
＃2应设置为十进制值的63这是通过编程容易完成寄存器12和13 （十六进制）以FF （十六进制）的值。
版本C
–5–
QQ：2880707522 复制
