CMOS 180 MHz的
DDS / DAC频率合成器
AD9851
特点
180 MHz的时钟速率，可选6参考时钟
倍增器
片高性能10位DAC和高速
比较器迟滞
SFDR >43分贝@ 70MHz的
OUT
32位频率调谐字
简化的控制接口：并行或串行
异步加载格式
5位相位调制和偏置能力
比较抖动<80 PS P-P @ 20MHz的
2.7 V至5.25 V单电源供电
低功耗： 555毫瓦@ 180 MHz的
省电功能， 4毫瓦@ 2.7 V
超小型28引脚SSOP封装
应用
频率/相位敏捷的正弦波合成
时钟恢复和锁定电路数字
通讯
数字控制ADC编码生成器
在通信敏捷本地振荡器的应用
正交振荡器
CW ， AM ， FM ， FSK ， MSK模式发送器
概述
功能框图
+V
S
GND
AD9851
REF
CLOCK IN
主
RESET
32-BIT
调音
字
频率
UPDATE / DATA
注册
RESET
WORD LOAD
时钟
6 REFCLK
倍增器
高速
DDS
相
和
控制
WORDS
10-BIT
DAC
器R
SET
类似物
OUT
类似物
IN
CLOCK OUT
时钟
OUT
比较
频率/相位
数据寄存器
数据输入寄存器
串行
负载
1位
40荷载
并行
负载
8位
5负荷
频率，相位
和控制数据输入
该AD9851是采用先进的高度集成的器件
DDS技术，加上内部的高速，高
性能的D / A转换器和比较器，以形成一个数字
可编程频率合成器和时钟发生器功能
化。当引用一个准确的时钟源， AD9851
产生一个稳定的频率和相位可编程数字化
模拟输出正弦波。此正弦波可直接用作
一频率源，或在内部转换为方波为
灵活的时钟发生器应用。在AD9851的创新
高速DDS内核接受32位频率控制字，
这导致约一输出调谐分辨率
0.04赫兹与180 MHz的系统时钟。该AD9851包含
一个独特6 REFCLK乘法器电路，消除了
需要一个高速的基准振荡器。该6 REFCLK
乘数对SFDR和相位噪声的影响最小煤焦
Cucumis Sativus查阅全文。的AD9851提供可编程的5位
相位调制的分辨率，使移相的
产量的11.25 °的增量。
该AD9851包含一个内部高速比较器
可以被配置为接受的的（外部）滤波后的输出
数模转换器以产生低抖动输出脉冲。
频率调谐，控制和相位调制字是
通过并行或串行异步加载到AD9851
装载格式。并行加载格式由五个迭代
一个8位的控制字（字节）的载荷。第一个8位字节的控制
输出相位， 6 REFCLK乘法器，电源关闭和启用
装载格式;剩余的字节包括32位的频率
调谐字。串行加载是通过一个40位的串行数据来实现
流通过并行输入公交线路之一进入。该
AD9851采用先进的CMOS技术，提供这一突破性
通过功能上的功耗仅为555 mW的水平
（ 5 V电源） ，在180 MHz的最大时钟速率。
该AD9851是采用节省空间的28引脚SSOP封装，
表面贴装封装，引脚对引脚兼容
流行的AD9850 125 MHz的DDS 。它被规定为工作在
-40 ° C至+ 85° C扩展工业级温度范围
在>3.0 V电源电压。低于3.0 V时，该规范适用
在0 ° C至85°C商业级温度范围。
Rev. D的
信息ADI公司提供的被认为是准确和
可靠的。但是，没有责任承担由Analog Devices其
使用，也不对第三方专利或其他权利的任何侵犯
这可能是由于它的使用。没有获发牌照以暗示或oth-
在ADI公司的任何专利或专利权erwise 。商标
和注册商标均为其各自所有者的财产。
一个技术的方式，P盒9106 ，诺伍德，MA 02062-9106 ， USA
.O.
联系电话： 781 / 329-4700
www.analog.com
传真： 781 / 326-8703
2004 ADI公司保留所有权利。
AD9851–SPECIFICATIONS
P
ARAMETER
时钟输入特性
频率范围（ 6
REFCLK乘法器禁用）
5.0 V电源
3.3 V电源
2.7 V电源
频率范围（ 6
REFCLK乘法器启用）
5.0 V电源
3.3 V电源
2.7 V电源
占空比
占空比（ 6
REFCLK乘法器启用）
输入阻抗
最小开关阈值
2
逻辑1时， 5.0 V电源
逻辑1时， 3.3 V电源
逻辑0 ， 5.0 V电源
逻辑0 ， 3.3 V电源
DAC输出特性
满量程输出电流
增益误差
输出失调
微分非线性
积分非线性
剩余相位噪声， 5.2兆赫， 1 kHz偏置
PLL开启
PLL关闭
输出阻抗
顺从电压范围
宽带无杂散动态范围
1.1 MHz的模拟输出（ DC至72兆赫）
20.1 MHz的模拟输出（ DC至72兆赫）
40.1 MHz的模拟输出（ DC至72兆赫）
50.1 MHz的模拟输出（ DC至72兆赫）
70.1 MHz的模拟输出（ DC至72兆赫）
窄带无杂散动态范围
1.1兆赫（ ± 50千赫）
1.1兆赫（ ± 200千赫）
40.1兆赫（ ± 50千赫）
40.1兆赫（ ± 200千赫）
70.1兆赫（ ± 50千赫）
70.1兆赫（ ± 200千赫）
比较器输入特性
输入电容
输入阻抗
输入偏置电流
输入电压范围
比较器输出特性
逻辑1电压5 V电源
逻辑1电压3.3 V电源
逻辑1电压2.7 V电源
逻辑0电压
连续输出电流
迟滞
传播延迟
切换频率（ 1 V P-P输入正弦波）
上升/下降时间， 15 pF的输出负载
输出抖动（峰 - 峰值）
3
时钟输出特性
输出抖动（时钟发生器的配置，
40 MHz的1 V P-P输入正弦波）
时钟输出占空比
(V
S1
= 5 V
5%, R
SET
= 3.9 k ， 6 REFCLK乘法器残疾人，外部参考
时钟= 180 MHz时，除非另有说明。 ）
TEST
温度
水平
民
AD9851BRS
典型值
最大
单位
满
满
0 ° C至85°C
满
满
0 ° C至85°C
满
满
25°C
25°C
25°C
25°C
25°C
25°C
25°C
25°C
25°C
25°C
25°C
25°C
25°C
25°C
25°C
25°C
25°C
25°C
25°C
25°C
25°C
25°C
25°C
25°C
25°C
25°C
25°C
25°C
25°C
25°C
25°C
25°C
25°C
25°C
25°C
25°C
25°C
25°C
25°C
IV
IV
IV
IV
IV
IV
IV
IV
V
IV
IV
IV
IV
IV
I
I
I
I
V
V
V
I
IV
IV
IV
IV
IV
V
V
V
V
V
V
V
IV
I
IV
VI
VI
VI
VI
IV
IV
IV
IV
IV
IV
1
1
1
5
5
5
45
35
1
3.5
2.3
180
125
100
30
20.83
16.66
60
65
兆赫
兆赫
兆赫
兆赫
兆赫
兆赫
%
%
M
V
V
V
V
mA
％ FS
A
最低位
最低位
dBc的/赫兹
dBc的/赫兹
k
V
dBc的
dBc的
dBc的
dBc的
dBc的
dBc的
dBc的
dBc的
dBc的
dBc的
dBc的
pF
k
A
V
V
V
V
V
mA
mV
ns
兆赫
ns
ps的（ π-π ）
1.5
1
5
–10
10
20
+10
10
0.75
1
–125
–132
120
–0.5
60
51
51
46
42
64
53
55
53
43
85
80
85
80
85
73
3
500
12
0
4.8
3.1
2.3
+0.4
20
10
7
200
7
80
5
+1.5
25°C
满
V
IV
250
50 ± 10
ps的（ π-π ）
%
–2–
Rev. D的
AD9851
参数
时序特性
4
t
WH
, t
WL
（ W_CLK最小脉宽高/低）
t
DS
, t
DH
（数据以W_CLK建立和保持时间）
t
FH
, t
FL
（ FQ_UD敏脉宽高/低）
t
CD
（ REFCLK延迟FQ_UD后）
5
t
FD
（ FQ_UD敏延时W_CLK后）
t
CF
（从FQ_UD输出延时）
频率变化
相变
t
RH
（ CLKIN延时复位上升沿之后）
t
RL
（ RESET下降沿CLKIN后）
t
RR
（回收RESET ）
t
RS
（最小复位宽）
t
OL
（复位输出延迟）
唤醒时间从掉电模式
6
CMOS逻辑输入
逻辑1电压， 5 V电源
逻辑1电压， 3.3 V电源
逻辑1电压， 2.7 V电源
逻辑0电压
逻辑1电流
逻辑0当前
上升/下降时间
输入电容
电源
V
S6
电流@ ：
62.5 MHz时钟， 2.7 V电源
100 MHz时钟， 2.7 V电源
62.5 MHz时钟， 3.3 V电源
125 MHz时钟， 3.3 V电源
62.5 MHz时钟， 5 V电源
125 MHz时钟， 5 V电源
180 MHz时钟， 5 V电源
功耗@ ：
62.5 MHz时钟， 5 V电源
62.5 MHz时钟， 3.3 V电源
62.5 MHz时钟， 2.7 V电源
100 MHz时钟， 2.7 V电源
125 MHz时钟， 5 V电源
125 MHz时钟， 3.3 V电源
180 MHz时钟， 5 V电源
P
DISS
掉电模式@ ：
5 V电源
2.7 V电源
温度
满
满
满
满
满
满
满
满
满
满
满
满
25°C
25°C
25°C
25°C
25°C
25°C
25°C
25°C
25°C
TEST
水平
IV
IV
IV
IV
IV
IV
IV
IV
IV
IV
IV
IV
V
I
IV
IV
IV
I
I
IV
V
AD9851BRS
民
典型值
最大
3.5
3.5
7
3.5
7
18
13
3.5
3.5
2
5
13
5
3.5
2.4
2.0
0.8
12
12
100
3
单位
ns
ns
ns
ns
ns
系统时钟
周期
系统时钟
周期
ns
ns
系统时钟
周期
系统时钟
周期
系统时钟
周期
s
V
V
V
V
A
A
ns
pF
25°C
25°C
25°C
25°C
25°C
25°C
25°C
25°C
25°C
25°C
25°C
25°C
25°C
25°C
25°C
25°C
VI
VI
VI
VI
VI
VI
VI
VI
VI
VI
VI
VI
VI
VI
VI
VI
30
40
35
55
50
70
110
250
115
85
110
365
180
555
17
4
35
50
45
70
65
90
130
325
150
95
135
450
230
650
55
20
mA
mA
mA
mA
mA
mA
mA
mW
mW
mW
mW
mW
mW
mW
mW
mW
笔记
1
+V
S
统指施加到DVDD ， PVCC ，和AVDD的正电压。施加到这些引脚的电压应该是相同的电位。
2
表示所需要的最小信号电平，以可靠时钟的设备在所指示的电源电压。这指定页信号电平与DC偏移需要时
时钟信号为CMOS / TTL起源，即一个正弦波0 V直流偏移的不是。
3
比较器的抖动贡献任何输入信号。这是位于可从理想输入预期的输出的最小抖动。相当多的输出
当非理想的输入信号被提供给比较器输入端的抖动能够被看见。非理想特征包括外来的非谐波信号（正的存在下
噪声） ，慢压摆率和低比较器过载。
4
输入的定时信号FQ_UD ， WCLK ，复位不同步的参考时钟;然而，一个参考时钟的存在下实施这些要求
功能。在不存在基准时钟的时， AD9851自动进入省电模式下呈现的集成电路，包括比较器，不可操作，直到为参考
ENCE时钟恢复。频率/相位字的非常高的速度更新将需要FQ_UD和WCLK在外部与外部基准时钟同步
确保适当的时机。
5
当6 REFCLK乘法器从事不适用。
6
假设在DACBP （引脚17 ）无容性负载。
特定网络阳离子如有更改，恕不另行通知。
Rev. D的
–3–
AD9851
绝对最大额定值*
最高结温。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 .150 ℃，
储存温度。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 -65 ° C至+ 150°C
V
S
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6 V
工作温度。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 -40 ° C至+ 85°C
数字输入。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 -0.7 V至+ V
S
+ 0.7 V
焊接温度（ 10秒）焊接。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 .300 ℃，
数字输出电流。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 30毫安
SSOP
JA
热阻抗。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 82 ° C / W
DAC输出电流。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 30毫安
*绝对
最大额定值的限制值，可以单独适用，超越
该电路的适用性可能受到损害。根据功能的可操作性
任何这些条件不一定暗示。曝光绝对最大
额定条件下，长时间可能会影响器件的可靠性。
说明测试级别
考试级别
I - 100 ％生产测试。
III - 只样品进行测试。
四 - 参数是通过设计和特性保证
测试。
V - 此参数只在一个典型值。
VI - 设备都100 ％的产品在25 ° C和瓜拉尼测试
通过设计和特性测试工业开球
工作温度范围。
订购指南
模型
AD9851BRS
AD9851BRSRL
AD9851/CGPCB
AD9851/FSPCB
温度范围
-40 ° C至+ 85°C
-40 ° C至+ 85°C
包装说明
收缩型小外形封装（ SSOP ）
收缩型小外形封装（ SSOP ）
评估板时钟发生器
评估板频率合成器
封装选项
RS-28
RS-28
小心
ESD （静电放电）敏感器件。静电荷高达4000 V容易堆积在
人体和测试设备，可排出而不被发现。虽然AD9851功能
专用ESD保护电路，永久性的损害可能在遇到高能量发生装置
静电放电。因此，适当的ESD防范措施建议，以避免性能
下降或功能丧失。
应用指南：
用户应注意不要数字输入信号之前，电该设备的应用。
否则可能导致闭锁状态。
–4–
Rev. D的
AD9851
引脚配置
D3
1
D2
2
D1
3
LSB D0
4
保护地
5
PVCC
6
W CLK
7
参考时钟，
9
AGND
10
AVDD
11
R
SET 12
VOUTN
13
VOUTP
14
28
D4
27
D5
26
D6
25
D7 MSB /串联负载
24
DGND
AD9851
顶视图
23
DVDD
22
RESET
FQ UD
8
（不按比例）
21
IOUT
20
IOUTB
19
AGND
18
AVDD
17
DACBP
16
VINP
15
VINN
引脚功能描述
针
号
4–1,
28–25
5
6
7
8
9
10, 19
11, 18
12
13
14
15
16
17
20
21
22
助记符
D0–D7
保护地
PVCC
W_CLK
FQ_UD
参考时钟，
AGND
AVDD
R
SET
VOUTN
VOUTP
VINN
VINP
DACBP
IOUTB
IOUT
RESET
功能
8位数据输入。用于加载32位的频率和8位的相位/控制字的数据端口。 D7 = MSB ;
D0 = LSB 。 D7 ，引脚25 ，也作为输入引脚40位串行数据字。
6 REFCLK乘法器接地连接。
6 REFCLK乘法器正电源电压引脚。
字加载时钟。上升沿加载并行或串行的频率/相位/控制字异步
成40位的输入寄存器。
频率更新。上升沿异步传输40位输入寄存器的内容是
采取行动的DDS内核。当输入寄存器的内容是已知的FQ_UD应该发出
只包含有效的，允许数据。
参考时钟输入。 CMOS / TTL电平的脉冲串，直接或通过6 REFCLK乘法器。在直接
模式，这也是系统时钟。如果6 REFCLK乘法器从事，当时的输出
乘数是系统时钟。系统时钟的上升沿启动操作。
模拟地。接地回路的模拟电路（ DAC和比较器） 。
正电源电压的模拟电路（ DAC和比较器，引脚18）和带隙基准电压源，
11脚。
DAC的外部R
SET
连接名义上是3.92 k接地电阻为10毫安出来。此套
DAC满量程输出电流可以从IOUT和IOUTB 。
SET
= 39.93 / IOUT 。
电压输出负。比较器的互补CMOS逻辑电平输出。
电压输出正。比较器的真正的CMOS逻辑电平输出。
电压输入负。比较器的反相输入端。
电压输入正。比较器的同相输入端。
DAC旁路连接。这是DAC电压基准旁路连接正常NC （ NO
CONNECT ） ，以获得最佳的SFDR性能。
互补DAC输出与所不同的是相同的特性IOUT
IOUTB = （满量程
输出IOUT ） 。
输出负载应等于IOUT的，对于最好的SFDR性能。
均衡DAC的真实输出。目前是采购和需要电流 - 电压
转换，通常是一个电阻器或变压器中引用到GND。
IOUT = （满量程输出IOUTB ） 。
主复位引脚;高电平有效;将清除DDS累加器和相位偏移寄存器来实现0 Hz至0℃
输出相位。设置编程并行模式，脱离了6 REFCLK乘法器。复位并
不明确的40位输入寄存器。上电时，断言RESET应该是亲前的首要任务
编程开始。
正电源电压引脚为数字电路。
数字地。该接地返回引脚的数字电路。
23
24
DVDD
DGND
Rev. D的
–5–
QQ：2880707522 复制
