【a特点+ 5V电源50 MHz的速度片内正弦查找表片上10位DAC并行加载掉电选项72分贝SFDR2】,IC型号AD9830AST,AD9830AST PDF资料,AD9830AST经销商,ic,电子元器件-51电子网

特点

+ 5V电源

50 MHz的速度

片内正弦查找表

片上10位DAC

并行加载

掉电选项

72分贝SFDR

250毫瓦功耗

48引脚TQFP

应用

DDS调整

数字解调

概述

CMOS

完整的DDS

AD9830

此DDS器件是一个数字控制振荡器的EM

ploying一个相位累加器，正弦查找表和一个

10位D / A转换器集成在一个单一的CMOS芯片上。

提供了用于相位调制的调制功能

和频率调制。

时钟速率高达50 MHz的支持。频率准确

活泼的，可以控制到一个部件4十亿。调制

通过并行微影响通过加载寄存器

处理器接口。

电源关断引脚允许断电的外部控制

模式。该器件采用48引脚TQFP封装。

功能框图

DVDD DGND

AVDD AGND REFOUT

FS调整

REFIN

MCLK

FSELECT

板载

参考

满量程

控制

COMP

FREQ0 REG

MUX

FREQ1 REG

相

累加器

(32-BIT)

罪

只读存储器

IOUT

10位DAC

IOUT

PHASE0 REG

PHASE1 REG

PHASE2 REG

三期REG

MUX

AD9830

睡觉

平行注册

传输控制

RESET

MPU接口

D15

PSEL0

PSEL1

REV 。一

信息ADI公司提供的被认为是准确和

可靠的。但是，没有责任承担由Analog Devices其

使用，也不对第三方专利或其他权利的任何侵犯

这可能是由于它的使用。没有获发牌照以暗示或

否则，在ADI公司的任何专利或专利权。

ADI公司， 1996年

一个技术的方式， P.O. 9106箱，诺伍德，MA 02062-9106 ， U.S.A.

联系电话： 617 / 329-4700

传真： 617 / 326-8703

AD9830–SPECIFICATIONS

参数

信号DAC规格

决议

更新率（F

最大

)

OUT

满量程

输出合规

DC精度

积分非线性

微分非线性

DDS规格

动态规范

信噪比

总谐波失真

无杂散动态范围（ SFDR ）

窄带

（ ± 50千赫）

（ ±200千赫）

宽带（ ±2 MHz）的

时钟馈通

唤醒时间

掉电选项

参考电压

内部参考@ + 25°C

民

给T

最大

REFIN输入阻抗

参考TC

REFOUT阻抗

逻辑输入

INH

，输入高电压

INL

，输入低电压

INH

，输入电流

，输入电容

电源

AVDD

DVDD

+ I

DD4

低功耗睡眠模式

= +5 V

5％ ; AGND = DGND = 0 V ;牛逼

= T

民

给T

最大

; REFIN = REFOUT ;

SET

= 1 K表;

负载

= 51和IOUT

IOUT

除非另有说明）

单位

位

MSPS最高

最大mA

V最大

LSB （典型值）

测试条件/评论

AD9830A

0.5

–53

分贝分钟

dBc的最大值

MCLK

= f

最大

, f

OUT

= 2 MHz的

MCLK

= f

最大

, f

OUT

= 2 MHz的

MCLK

= 6.25 MHz的，女

OUT

= 2.11 MHz的

–72

–68

–50

–55

是的

1.21

100

300

–0.9

0.9

4.75/5.25

6 + 0.5 / MHz的

0.25

dBc的分

dBc的典型值

毫秒（典型值）

电压典型值

伏最小/最大

MΩ （典型值）

PPM /°C的典型值

典型值

V分钟

V最大

最大

pF的最大

OUT

= 2 MHz的

V MIN / V最大

最大mA

毫安（典型值）

最大mA

毫安（典型值）

最大mA

1 MΩ电阻连接之间

REFOUT和AGND

笔记

工作温度范围如下： A版本： -40 ° C至+ 85°C 。

所有动态规范使用IOUT测量。 100 ％生产测试。

MCLK

= 6.25 MHz的频率字= 5671C71C HEX ，女

OUT

= 2.11兆赫。

测量与数字输入静态和等于0 V或DVDD 。

低功耗的睡眠模式电流为2毫安通常在1 MΩ电阻

从REFOUT不依赖于AGND 。

在AD9830与50 pF的电容负载测试。该部分可以被操作

以更高的电容负载，而模拟输出的幅度将是衰减

ated 。例如， 10MHz的输出信号将3分贝衰减时的

负载电容等于250 pF的。

特定网络阳离子如有更改，恕不另行通知。

10nF

SET

REFOUT

REFIN

调整

满量程

控制

COMP

AVDD

10nF

板载

参考

IOUT

罪

只读存储器

10-BIT

DAC

IOUT

50pF

图1.测试电路与规格有

经过测试

–2–

REV 。一

AD9830

时序特性

参数

4 1

4A1

9 1

9A1

在极限

民

给T

最大

（ A版）

+5 V

5％ ; AGND = DGND = 0V时，除非另有说明）

单位

ns（最小值）

测试条件/评论

MCLK周期

MCLK持续高

MCLK持续低

上升沿MCLK上升沿之前

上升沿MCLK上升沿之后

脉冲宽度

连续的时间

脉冲

数据/地址建立时间

数据/地址保持时间

FSELECT ， PSEL0 ，前MCLK上升沿PSEL1建立时间

FSELECT ， PSEL0 ，后MCLK上升沿PSEL1建立时间

RESET

脉冲持续时间

笔记

见引脚说明部分。

通过设计保证，但未经生产测试。

MCLK

图2中。

-MCLK关系

A0, A1, A2

数据

有效数据

图3.写入相位/频率寄存器

MCLK

FSELECT

PSEL0 ， PSEL1

有效数据

RESET

图4.控制时序

REV 。一

–3–

AD9830

绝对最大额定值*

(

= + 25 ° C除非另有说明）

AVDD至AGND 。。。。。。。。。。。。。。。。。。。。。。。 -0.3 V至+7 V

DVDD至DGND 。。。。。。。。。。。。。。。。。。。。。。 -0.3 V至+7 V

AVDD到DVDD 。。。。。。。。。。。。。。。。。。。。。。 -0.3 V至+0.3 V

AGND至DGND 。。。。。。。。。。。。。。。。。。。。。 -0.3 V至+0.3 V

数字I / O电压至DGND 。。。。。 0.3 V至DVDD + 0.3 V

模拟量I / O电压为AGND 。。。。。 0.3 V至AVDD + 0.3 V

工作温度范围

工业（A版）。。。。。。。。。。。。。。。。 -40 ° C至+ 85°C

存储温度范围。。。。。。。。。。。。 -65∞C至+ 150∞C

最高结温。。。。。。。。。。。。。。。。

TQFP

热阻抗。。。。。。。。。。。。。。。。。

焊接温度，焊接

气相（60秒）。。。。。。。。。。。。。。。。。。。。。。。

红外（ 15秒）。。。。。。。。。。。。。。。。。。。。。。。。。。。

+150°C

75°C/W

+215°C

+220°C

*条件超过上述“绝对最大额定值”，可能会导致

永久损坏设备。这是一个额定值只和功能

该设备在这些或以上的任何其他条件，在上市运作

本规范的业务部门是不是暗示。暴露在绝对

最大额定值条件下工作会影响器件的可靠性。

小心

ESD （静电放电）敏感器件。静电荷高达4000 V容易

积聚在人体和测试设备，可排出而不被发现。

虽然这种器件具有专有ESD保护电路，可能永久的损坏

发生在受到高能静电放电设备。因此，适当的ESD

预防措施建议，以避免性能下降或功能丧失。

警告！

ESD敏感器件

订购指南

模型

AD9830AST

温度范围

-40 ° C至+ 85°C

封装选项*

ST-48

* ST =薄型四方扁平封装（ TQFP ）。

引脚配置

FS调整

COMP

AGND

IOUT

AGND

AVDD

IOUT

AVDD

48 47 46 45 44 43 42 41 40 39 38 37

REFIN

REFOUT

睡觉

DVDD

DGND

MCLK

DVDD

FSELECT

PSEL0

PSEL1

AGND

RESET

DB0

DB1

DGND

DB2

DB3

DB4

DVDD

销1

识别码

AD9830

顶视图

（不按比例）

13 14 15 16 17 18 19 20 21 22 23 24

DB15

DB14

DB13

DGND

DB12

DB11

DB10

DB6

NC =无连接

–4–

DB9

DB8

DB7

DB5

REV 。一

AD9830

引脚说明

助记符

功能

电源

AVDD

正电源的模拟部分。 A 0.1

电容应连接AVDD之间

AGND 。 AVDD为+5 V的值

5%.

AGND

模拟地。

DVDD

正电源的数字部分。 A 0.1

去耦电容应连接DVDD之间

和DGND 。 DVDD为+5 V的值

5%.

DGND

数字地。

模拟信号与参考

IOUT ，

IOUT

电流输出。这是一个高阻抗的电流源。负载电阻应连接IOUT之间

和AGND 。

IOUT

应直接连接到AGND或通过外部负载电阻到AGND。

FS调整

全面的调整控制。电阻（R

SET

）连接该引脚与AGND之间。这就决定了mag-

nitude满量程DAC电流的。 R之间的关系

SET

和满量程电流如下：

IOUT

满量程

= 16

REFIN

SET

REFIN

= 1.21

V名义，R

SET

= 1 k

典型

REFIN

参考电压输入。的AD9830可以与任一主板上的参考，它是购自销被使用

REFOUT ，或外部参考。要使用的参考连接到REFIN引脚。在AC- AD9830

cepts 1.21 V标称的参考。

REFOUT

参考电压输出。在AD9830具有价值1.21 V标称板载参考。该参考

在REFOUT引脚提供。此引用作为参考到DAC通过连接REFOUT

到REFIN 。 REFOUT应脱钩与10 nF电容到AGND。

COMP

补偿引脚。这是一个补偿引脚的内部参考放大器。一个10 nF去耦陶瓷

电容应连接在COMP和AVDD之间。

数字接口和控制

MCLK

数字时钟输入。 DDS的输出频率表示为MCLK的频率的二进制小数。该

输出频率精度和相位噪声是由这个时钟确定。

FSELECT

频率选择输入。 FSELECT控制哪些频率寄存器， FREQ0或FREQ1 ，采用的是相AC-

累积器。 FSELECT采样的上升MCLK边缘。 FSELECT需要处于稳定状态时的

MCLK上升沿发生。如果FSELECT当MCLK上升沿发生改变值，还有一个不确定性

之一的MCLK周期时控制被转移到其它频率寄存器。为了避免任何不确定性，一

变化对FSELECT不应与MCLK的上升沿重合。

写，边沿触发数字输入。该

引脚被写入数据时的AD9830使用。数据被加载

入上的上升沿AD9830

脉搏。这个数据随后被装入在目的寄存器

MCLK上升沿。该

脉冲上升沿不应该与MCLK的上升沿重合，将有一个

关于与所述新数据的目的地寄存器的装入1 MCLK周期的不确定性。该

利培

荷兰国际集团的边缘之前MCLK上升沿应该发生。这些数据将被传输到目的寄存器

在MCLK的上升沿。可选地，所述

后MCLK的上升沿和目的地上升沿可能会发生

国家寄存器将在接下来的MCLK上升沿加载。

D0–D15

数据总线，数字输入目的地寄存器。

A0–A2

解决数字输入。这些地址位用于选择目的寄存器来的数字数据是

被写入。

PSEL0 ， PSEL1阶段选择输入。该AD9830有四个相位寄存器。这些寄存器可以用来改变值是IN-

付诸SIN ROM 。相位寄存器中的内容可以被添加到相位累加器的输出，输入

PSEL0和PSEL1选择相位寄存器中使用。像FSELECT输入时， AD9830采样

PSEL0和PSEL1输入的MCLK上升沿。因此，这些输入的应该是在稳定状态下

MCLK的上升沿或者，有一个MCLK的周期作为时控制被转移到所选择的一个不确定

相位寄存器。

睡觉

低功耗控制，低电平有效数字输入。

睡觉

放AD9830进入低功率模式。内部时钟

被禁止和DAC的电流源和REFOUT被关闭。重新启用通过采取AD9830

睡觉

高。

RESET

复位，低电平有效数字输入。

RESET

复位相位累加器为零对应于模拟

中间电平输出的。

REV 。一

–5–