【完整的14位CCD / CIS信号处理器AD9822特点14位15 MSPS ADC保证无失码3通道】,IC型号AD9822JRZ,AD9822JRZ PDF资料,AD9822JRZ经销商,ic,电子元器件-51电子网

完整的14位

CCD / CIS信号处理器

AD9822

特点

14位15 MSPS ADC

保证无失码

3通道运行可达15 MSPS

1通道操作高达12.5 MSPS

相关双采样

1-6 ×可编程增益

± 350 mV的可编程偏移

输入钳位电路

内部参考电压

多路复用的单字节宽输出（ 8 + 6格式）

3线串行数字接口

3 V / 5 V数字I / O兼容性

28引脚SOIC和SSOP

低功耗CMOS ： 385毫瓦（典型值）

掉电模式： <1毫瓦

概述

该AD9822是CCD的完整模拟信号处理器

成像应用。它具有一个3通道架构设计

采样和调理三线彩色CCD的输出

阵列。每个通道都包括一个输入钳位，相关双

取样器（ CDS ），偏移DAC和可编程增益放大器

（ PGA），多路复用到一个高性能的14位ADC。

放大器器的CDS可以使用被禁用的传感器等

作为接触式图像传感器（ CIS）和CMOS有源像素传感器，

不需要CDS 。

的14位数字输出被复用成一个8位的输出

这是通过使用两个读周期存取字。内部

寄存器通过三线式串行接口进行编程，并

提供调整增益，偏移和操作模式。

在AD9822采用单5V电源供电，

消耗385毫瓦的功率典型地，并封装在一个

28引脚SOIC和SSOP封装。

应用

平板式文档扫描仪

胶片扫描仪

彩色数码复合机

多功能外设

功能框图

AVDD

AVSS

CML

CAPT

CAPB

AVDD

AVSS

DRVDD

DRVSS

VINR

CDS

PGA

带隙

参考

AD9822

OEB

9-BIT

DAC

咏

CDS

PGA

3:1

MUX

14-BIT

ADC

14:8

MUX

DOUT

9-BIT

DAC

CON组fi guration

MUX

红

绿色

蓝

红

绿色

蓝

数字

控制

接口

收益

VINB

CDS

PGA

SCLK

SLOAD

SDATA

9-BIT

DAC

输入

钳

BIAS

OFFSET

CDSCLK1

CDSCLK2

ADCCLK

图1 。

版本B

信息ADI公司提供的被认为是准确和可靠。

但是，没有责任承担由Analog Devices供其使用，也不对任何

侵犯第三方专利或其他权利，可能导致其使用的。

规格如有变更，恕不另行通知。没有获发牌照以暗示

或者以其他方式在ADI公司的任何专利或专利权。商标

注册商标均为其各自所有者的财产。

一个技术的方式， P.O. 9106箱，诺伍德，MA 02062-9106 ， U.S.A.

联系电话： 781.329.4700

www.analog.com

传真： 781.326.8703

00623-001

OFFSET

AD9822

规格................................................. .................................... 3

模拟技术指标................................................ ................... 3

数规格................................................ ................... 4

时序规格................................................ .................. 5

绝对最大额定值............................................... ............. 6

热特性................................................ .............. 6

ESD注意事项................................................ .................................. 6

引脚配置和功能说明............................. 7

术语................................................. ..................................... 8

功能说明................................................ .................. 12

3通道CDS模式............................................. ................... 12

3通道SHA模式............................................. ................... 12

1通道CDS模式............................................. .................. 12

1通道SHA模式............................................. .................. 12

内部寄存器说明............................................... ... 13

电路工作原理................................................ ........................... 15

模拟输入- CDS模式............................................. ......... 15

外部输入耦合电容........................................ 15

模拟输入-SHA模式............................................. ......... 16

可编程增益放大器（ PGA ） ................................. 16

应用................................................. .................................... 17

电路布局建议................................... 17

外形尺寸................................................ ....................... 18

订购指南................................................ .......................... 18

修订历史

2月5日 - 修订版。 A到版本B

更改格式............................................... ..............通用

更改订购指南.............................................. ............ 18

更新的外形尺寸............................................... ........ 18

九十九分之一十二-REV 。 0到版本A

版本B |第20页2

AD9822

特定网络阳离子

模拟特定网络阳离子

民

给T

最大

， AVDD = 5 V ， DRVDD = 5 V ， CDS模式，女

ADCCLK

= 15兆赫，女

CDSCLK1

= f

CDSCLK2

= 5MHz时， PGA增益= 1，除非另有说明。

表1中。

参数

最大转化率

与CDS 3通道模式

与CDS 1通道模式

精度（整个信号通路）

ADC的分辨率

积分非线性（ INL ）

INL @ 6兆赫

微分非线性（ DNL ）

DNL @ 6兆赫

无失码

无失码@ 6兆赫

偏移误差

增益误差

模拟输入

输入信号范围

允许瞬时复位

输入限制

输入电容

输入偏置电流

放大器器

PGA增益最小

PGA增益最大

PGA的增益分辨率

PGA增益单调性

可编程的偏移最小

可编程的偏移最高处

可编程偏移分辨率

可编程偏移单调性

噪声和串扰

总输出噪声@ PGA最低

总输出噪声@ PGA最大

通道到通道的串扰@ 6兆赫

电源抑制

AVDD = 5 V± 0.25 V

微分VREF （ 25°C ）

CAPT到CAPB （ 2 V ADC满量程）

温度范围

操作

存储

电源

AVDD

DRVDD

工作电流

AVDD

DRVDD

掉电模式下电流

民

12.5

17.0/+3.5

10.5/+1.5

0.65/+0.75

0.6/+0.65

+3.5

2.0

1.0

AVSS - 0.3

5.7

保证

350

+350

512

保证

1.5

6.0

0.063

0.94

4.75

3.0

5.0

150

1.0

0.9

1.06

+70

+150

5.25

AVDD + 0.3

典型值

最大

单位

MSPS

位

最低位

位

％ FSR

V P-P

V/V

步骤

1.0

240

1.4

+1.1

+200

+6.9

LSB RMS

最低位

％ FSR

°C

版本B |第20页3

AD9822

参数

功耗

3通道模式

3通道模式@ 6兆赫

1通道模式

1通道模式@ 6兆赫

民

典型值

385

335

300

250

最大

450

410

单位

线性输入信号的范围是从2 V至24 V时，将CCD的参考电平是由AD9822的输入钳位钳位在24 V 。

4V置输入钳位（ 3V选项也可）

2V P-P MAX输入信号范围

00623-002

典型值为1V

RESET瞬态

PGA增益近似呈线性分贝以下公式：

收益

[

5.7

4 .7

]

哪里

是寄存器的值。参见图15 。

数码特定网络阳离子

民

给T

最大

， AVDD = 5 V ， DRVDD = 5 V ， CDS模式，女

ADCCLK

= 15兆赫，女

CDSCLK1

= f

CDSCLK2

= 5兆赫，C

= 10pF的，除非另有说明。

表2中。

参数

逻辑输入

高电平输入电压

低电平输入电压

高电平输入电流

低电平输入电流

输入电容

逻辑输出

高电平输出电压

低电平输出电压

高电平输出电流

低电平输出电流

符号

民

2.0

0.8

4.5

0.1

典型值

最大

单位

版本B |第20页4

AD9822

时序特定网络阳离子

民

给T

最大

， AVDD = 5 V ， DRVDD = 5 V.

表3中。

参数

时钟参数

3通道像素速率

1通道像素速率

ADCCLK脉冲宽度

CDSCLK1脉冲宽度

CDSCLK2脉冲宽度

CDSCLK1下降到CDSCLK2上升

ADCCLK下降到CDSCLK2上升

CDSCLK2瑞星瑞星ADCCLK

CDSCLK2下降到ADCCLK落

CDSCLK2下降到CDSCLK1上升

ADCCLK下降到CDSCLK1上升

孔径延迟的CDS时钟

串行接口

最大SCLK频率

SLOAD到SCLK建立时间

SCLK为SLOAD保持时间

SDATA到SCLK上升沿建立时间

SCLK上升沿到SDATA保持时间

SCLK下降沿到SDATA有效

数据输出

输出延迟

三态到数据有效

输出使能高到三态

潜伏期（流水线延迟）

符号

PRA

PRB

ADCLK

C1C2

ADC2

C2ADR

C2ADF

C2C1

ADC1

SCLK

RDV

民

典型值

最大

单位

兆赫

3 （固定）

周期

版本B |第20页5