a
特点
14位10 MSPS A / D转换器
保证无失码
3通道工作长达10 MSPS
1通道工作长达7 MSPS
相关双采样
1-6x可编程增益
300 mV的可编程失调
输入钳位电路
内部参考电压
多路复用的单字节宽输出（ 8 + 6格式）
3线串行数字接口
+ 3 / + 5 V数字I / O兼容性
28引脚SOIC封装
低功耗CMOS ： 330毫瓦（典型值）
掉电模式： <1毫瓦
应用
平板式文档扫描仪
胶片扫描仪
彩色数码复合机
多功能外设
完整的14位
CCD / CIS信号处理器
AD9814
产品说明
该AD9814是CCD的完整模拟信号处理器
成像应用。它具有一个3通道架构DE-
签署采样和调理三线颜色的输出
CCD阵列。每个通道都包括一个输入钳位， Corre-的
迟来双采样（ CDS ），偏移DAC和可编程
增益放大器（PGA ） ，多路复用到一个高性能14-
位A / D转换器。
放大器器的CDS可以使用被禁用的传感器等
作为接触式图像传感器（ CIS）和CMOS有源像素森
感器，它不需要CDS 。
的14位数字输出被复用成一个8位的输出
这是通过使用两个读周期存取字。内部寄存器
TER值是通过一个3线串行接口进行编程，并亲
韦迪调整增益，偏移和操作模式。
在AD9814从+5 V单电源供电，典型工作
美云消耗330 mW的功率，并封装在一个28引脚
SOIC 。
功能框图
AVDD
AVSS
CML
CAPT
CAPB
AVDD
AVSS
DRVDD
DRVSS
VINR
CDS
PGA
带隙
参考
AD9814
OEB
9-BIT
DAC
咏
CDS
PGA
3:1
MUX
14-BIT
ADC
14
14:8
MUX
8
DOUT
9-BIT
DAC
CON组fi guration
注册
MUX
注册
6
红
绿色
蓝
红
绿色
蓝
数字
控制
接口
收益
注册
VINB
CDS
PGA
SCLK
SLOAD
SDATA
9-BIT
DAC
输入
钳
BIAS
OFFSET
9
OFFSET
注册
CDSCLK1
CDSCLK2
ADCCLK
第0版
信息ADI公司提供的被认为是准确和
可靠的。但是，没有责任承担由Analog Devices其
使用，也不对第三方专利或其他权利的任何侵犯
这可能是由于它的使用。没有获发牌照以暗示或
否则，在ADI公司的任何专利或专利权。
一个技术的方式， P.O. 9106箱，诺伍德，MA 02062-9106 ， U.S.A.
联系电话： 781 / 329-4700
万维网网站： http://www.analog.com
传真： 781 / 326-8703
ADI公司， 1999
AD9814–SPECIFICATIONS
给T
最大
， AVDD = 5 V， DRVDD = + 5V，+ 3通道CDS模式，女
ADCCLK
= 6兆赫，女
CDSCLK1
= f
CDSCLK2
=
2兆赫兹， PGA的增益= 1，输入范围= 4V时，除非另有说明。 ）
民
模拟特定网络阳离子
(T
参数
转化率
与CDS 3通道模式
与CDS 1通道模式
精度（整个信号通路）
ADC的分辨率
积分非线性
1
（ INL ）
INL @ 10兆赫
微分非线性（ DNL ）
DNL @ 10MHz的
保证无失码
偏移误差
增益误差
2
模拟输入
输入信号范围
3
允许瞬时复位
3
输入限制
4
输入电容
输入偏置电流
放大器器
PGA增益最小
PGA增益最大
PGA分辨率
PGA单调性
可编程的偏移最小
可编程的偏移最高处
可编程偏移分辨率
可编程偏移单调性
噪声和串扰
输入参考噪声@ PGA敏
总输出噪声@ PGA敏
输入参考噪声@ PGA最大
总输出噪声@ PGA最大
通道间串扰
电源抑制
AVDD = 5 V
±
0.25 V
民
J-级
典型值
6
6
14
+2.5/–6.0
+4.0/–7.0
+0.6/–0.5
+0.8/–0.6
最大
10
7
民
K-级
典型值
6
6
14
+2.5/–6.0
+4.0/–7.0
+0.6/–0.5
+0.8/–0.6
最大
10
7
单位
MSPS
MSPS
位
最低位
最低位
最低位
最低位
位
mV
％ FSR
V P-P
V
V
pF
nA
V/V
V/V
步骤
mV
mV
步骤
±
11.0
±
1.0
±
104
±
5.3
13
–12
2.2
4.0
1.0
AVSS - 0.3
10
10
1
5.8
64
保证
–300
+300
512
保证
130
0.55
84
2.0
<1
0.07
2.0
1.0
0
–65
+4.75
+3.0
+5.0
+5.0
64
1.8
150
330
355
220
+70
+150
+5.25
+5.25
AVDD + 0.3
14
–12
2.2
4.0
1.0
AVSS - 0.3
10
10
1
5.8
64
保证
–300
+300
512
保证
130
0.55
84
2.0
<1
0.07
1.9
0.94
0
–65
+4.75
+3.0
+5.0
+5.0
64
1.8
150
330
355
220
2.0
1.0
AVDD + 0.3
V
RMS
LSB RMS
V
RMS
LSB RMS
最低位
0.3
2.1
1.06
+70
+150
+5.25
+5.25
80
10
450
265
％ FSR
V
V
°C
°C
V
V
mA
mA
A
mW
mW
mW
差VREF （ @ + 25 ° C）
CAPT - CAPB （ 24 V输入范围）
CAPT - CAPB （ 2 V输入范围）
温度范围
操作
存储
电源
AVDD
DRVDD
总工作电流
AVDD
DRVDD
掉电模式下电流
功耗
功耗@ 10兆赫
功率耗散（ 1 -通道模式）
–2–
第0版
AD9814
笔记
1
积分非线性中使用“固定终点”的方法测得的，而不是用一个“最适合”计算。见规格的定义。
2
的增益误差规范由内部差分参考电压的公差控制。
3
线性输入信号的范围是从0 V至24 V时，将CCD的参考电平是由AD9814的输入钳位钳位在24 V 。较大的瞬时复位可以容忍
通过使用公称4 V钳位电平的3伏的钳位电平代替。线性输入信号范围会采用3 V钳位电平，当为0 V至3 V 。
4V置输入钳位（ 3V选项也可）
典型值为1V
RESET瞬态
4V P-P MAX输入信号范围
GND
的输入限制被定义为最大容许电压电平到AD9814 。这些水平不意图是在该设备的线性输入范围。
超越极限的输入信号，将打开过电压保护二极管。
5.8
5
PGA的增益大约是“ dB线性” ，并遵循公式：
收益
=
[
]其中
G
是寄存器的值。参见图13 。
63 – G
1
+
4.8 [
]
特定网络阳离子如有更改，恕不另行通知。
63
4
数码特定网络阳离子
参数
逻辑输入
高电平输入电压
低电平输入电压
高电平输入电流
低电平输入电流
输入电容
逻辑输出
高电平输出电压
低电平输出电压
高电平输出电流
低电平输出电流
特定网络阳离子如有更改，恕不另行通知。
(T
民
给T
最大
， AVDD = 5 V， DRVDD = + 5V ， CDS模式，女
ADCCLK
= 6兆赫，女
CDSCLK1
= f
CDSCLK2
= 2兆赫，
C
L
= 10pF的，除非另有说明。 ）
符号
V
IH
V
IL
I
IH
I
IL
C
IN
V
OH
V
OL
I
OH
I
OL
民
2.6
0.8
10
10
10
4.5
0.1
50
50
典型值
最大
单位
V
V
A
A
pF
V
V
A
A
时序特定网络阳离子
(T
参数
民
给T
最大
， AVDD = 5 V， DRVDD = +5 V）
符号
t
PRA
t
PRB
t
ADCLK
t
C1
t
C2
t
C1C2
t
ADC2
t
C2ADR
t
C2ADF
t
C2C1
t
ADC1
t
AD
f
SCLK
t
LS
t
LH
t
DS
t
DH
t
RDV
t
OD
t
DV
t
HZ
民
300
140
45
20
40
0
10
10
50
50
0
典型值
500
最大
单位
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
兆赫
ns
ns
ns
ns
ns
6
16
5
3 （固定）
ns
ns
ns
周期
时钟参数
3通道像素速率
1通道像素速率
ADCCLK脉宽
CDSCLK1脉宽
CDSCLK2脉宽
CDSCLK1下降到CDSCLK2上升
ADCCLK下降到CDSCLK2上升
CDSCLK2瑞星瑞星ADCCLK
CDSCLK2下降到ADCCLK落
CDSCLK2下降到CDSCLK1上升
ADCCLK下降到CDSCLK1上升
孔径延迟的CDS时钟
串行接口
最大SCLK频率
SLOAD到SCLK建立时间
SCLK为SLOAD保持时间
SDATA到SCLK上升沿建立时间
SCLK上升沿到SDATA保持时间
SCLK下降沿到SDATA有效
数据输出
输出延迟
三态到数据有效
输出使能高到三态
潜伏期（流水线延迟）
特定网络阳离子如有更改，恕不另行通知。
3
10
10
10
10
10
10
第0版
–3–
AD9814
绝对最大额定值*
同
尊重
To
AVSS
AVSS
AVSS
DRVSS
DRVSS
DRVSS
引脚功能描述
参数
VIN ， CAPT ， CAPB
数字输入
AVDD
DRVDD
AVSS
数字输出
结温
储存温度
焊接温度
（10秒）的
民
–0.3
–0.3
–0.5
–0.5
–0.3
–0.3
–65
最大
AVDD + 0.3
AVDD + 0.3
+6.5
+6.5
+0.3
DRVDD + 0.3
+150
+150
+300
单位
V
V
V
V
V
V
°
C
°
C
针
N
O操作。名字
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
CDSCLK1
CDSCLK2
ADCCLK
OEB
DRVDD
DRVSS
D7
D6
D5
D4
D3
D2
D1
D0
SDATA
SCLK
SLOAD
AVDD
AVSS
CAPB
CAPT
VINB
CML
咏
OFFSET
VINR
AVSS
AVDD
TYPE
DI
DI
DI
DI
P
P
DO
DO
DO
DO
DO
DO
DO
DO
DI / DO
DI
DI
P
P
AO
AO
AI
AO
AI
AO
AI
P
P
描述
CDS的参考电平采样
时钟
CDS数据级采样时钟
A / D转换器采样时钟
输出使能，低电平有效
数字输出驱动器电源
数字输出驱动器接地
数据输出MSB 。 ADC DB13
高字节， ADC DB5低字节
数据输出。 ADC DB12高
字节， ADC DB4低字节
数据输出。 ADC DB11高
字节， ADC DB3低字节
数据输出。 ADC DB10高
字节， ADC DB2的低字节
数据输出。 ADC DB9高
字节， ADC DB1低字节
数据输出。 ADC DB8高
字节， ADC DB0低字节
数据输出。 ADC DB7高
字节，不在乎低字节
数据输出LSB 。 ADC DB6
高字节，不在乎低字节
串行接口数据输入/输出
串行接口的时钟输入
串行接口负载脉冲
+ 5V模拟电源
模拟地
ADC底部参考电压
脱钩
ADC前参考电压
脱钩
模拟量输入，蓝色通道
内部偏置电平解耦
模拟量输入，绿色通道
夹具偏置电平解耦
模拟量输入，红色通道
模拟地
+ 5V模拟电源
°C
*注意，超出上述绝对最大额定值可能会导致perma-
新界东北损坏设备。这是一个压力只有额定值。的功能操作
装置在超过上述这些或其他状况，在操作指示
本规范的部分将得不到保证。暴露在绝对最大额定值
长时间可能会影响器件的可靠性。
订购指南
模型
AD9814JR
AD9814KR
温度
范围
0 ° C至+ 70°C
0 ° C至+ 70°C
包
描述
28引脚300军用SOIC
28引脚300军用SOIC
热特性
热阻
28引脚300军用SOIC
θ
JA
= 71.4 ° C / W
θ
JC
= 23 ° C / W
引脚配置
CDSCLK1
1
CDSCLK2
2
ADCCLK
3
OEB
4
DRVDD
5
DRVSS
6
（ MSB）中的D7
7
D6
28
AVDD
27
AVSS
26
VINR
25
OFFSET
24
咏
AD9814
顶视图
23
CML
22
VINB
8
（不按比例）
21
CAPT
20
CAPB
19
AVSS
18
AVDD
17
SLOAD
16
SCLK
15
SDATA
D5
9
D4
10
D3
11
D2
12
D1
13
（ LSB ） D0
14
TYPE ： AI =模拟输入， AO =模拟输出， DI =数字输入， DO =
数字输出， P =电源。
小心
ESD （静电放电）敏感器件。静电荷高达4000 V容易
积聚在人体和测试设备，可排出而不被发现。
虽然AD9814具有专用ESD保护电路，可能永久的损坏
发生在受到高能静电放电设备。因此，适当的ESD
预防措施建议，以避免性能下降或功能丧失。
警告！
ESD敏感器件
–4–
第0版
AD9814
规格定义
积分非线性（ INL ）
输入参考噪声
积分非线性误差是指每个indi-的偏差
从“零刻度”到“位置画一条线维杜阿尔码
略去满量程。零标度“，”作点“发生1/2 LSB
之前的第一个代码转换。 “正满”的定义为
第1级1/2 LSB超出最后一个码转换。偏差
是从每一个特定代码的中间测量到真
直线。
微分非线性（ DNL ）
均方根输出噪声利用直方图技术进行测量。
ADC输出代码“标准偏差计算
LSB的顺序，并将其转换为等效的电压，使用该关系
船1 LSB = 4 V / 16384 = 244毫伏。这些噪音会提到
到AD9814的由PGA增益分割输入。
通道到通道的串扰
理想的ADC码转换是完全1 LSB
分开。 DNL是从这个理想值的偏差。因此，每一个
代码必须具有有限的宽度。无失码保证
14位分辨率表示所有16384码，分别
必须出现在所有的工作范围。
偏移误差
在一个理想的三通道系统中，在一个信道的信号，将
不影响其他信道的信号电平。该通道 -
到信道串扰规范是变化的量度是
其他两个信道是不同的发生在一个信道。在
的AD9814 ，一个信道被接地，另两个通道
内尔斯行使与满量程输入信号。在改变
从网络第一个通道的输出码的测量和比较
其结果，当所有三个通道都接地。存在差
ENCE的通道至通道串扰，在LSB表示。
孔径延迟
该网络第一个ADC代码转换应该发生在一个水平1/2 LSB
上面标称的零刻度电压。偏移误差是
从理想的实际第一个代码转换水平的偏差
的水平。
增益误差
最后一个码转换应该发生的模拟值
1 1/2 LSB低于标称满量程电压。增益误差是
网络连接第一个和最后一个代码之间的实际差值的偏差
转换和连接第一个和最后一个之间的理想差
代码转换。
孔径延迟是发生在当时间延迟的
采样边被施加到AD9814 ，直到实际样品
输入信号被保持。无论CDSCLK1和CDSCLK2
由高向低的转变过程中采样输入信号，
这样的孔径延迟从每个时钟的下降沿测量的
到瞬时的实际内部采样。
电源抑制
电源抑制特定网络上课的最大满刻度变化
发生从初始值，当耗材被改变
在特定网络版的限制。
第0版
–5–
QQ：2880707522 复制
