【a特点18 MSPS相关双采样（ CDS ）6分贝40分贝的10位可变增益放大器（VGA）低噪声钳位】,IC型号AD9804JST,AD9804JST PDF资料,AD9804JST经销商,ic,电子元器件-51电子网

特点

18 MSPS相关双采样（ CDS ）

6分贝40分贝的10位可变增益放大器（VGA）

低噪声钳位电路

Preblanking功能

10位18 MSPS A / D转换器

3线串行数字接口

3 V单电源供电

低功耗CMOS

48引脚LQFP封装

应用

PC摄像头

数码相机

完整的10位18 MSPS

CCD信号处理器

AD9804

功能框图

PBLK

AVDD

AVSS

CLPOB

DRVDD

电

6分贝至40dB

CDS

VGA

10-BIT

ADC

DOUT

DRVSS

CCDIN

电

带隙

参考

CLPDM

国内

BIAS

VRB

VGA增益

CML

DVDD

AD9804

数字

接口

国内

定时

DVSS

产品说明

该AD9804是CCD的完整模拟信号处理器

应用程序。它设有一个18 MHz的单信道架构

设计用来采样和调节的隔行输出和

逐行扫描CCD面积阵列。在AD9804的信号链

由一个输入钳位，相关双采样（ CDS）

数字控制VGA ，黑电平钳位，以及10位A / D

转换器。内部VGA增益寄存器通过编程

3线串行数字接口。

SL SCK

SDATA SHP SHD DATACLK

第0版

信息ADI公司提供的被认为是准确和

可靠的。但是，没有责任承担由Analog Devices其

使用，也不对第三方专利或其他权利的任何侵犯

这可能是由于它的使用。没有获发牌照以暗示或

否则，在ADI公司的任何专利或专利权。

一个技术的方式， P.O. 9106箱，诺伍德，MA 02062-9106 ， U.S.A.

联系电话： 781 / 329-4700

www.analog.com

传真： 781 / 326-8703

ADI公司， 2000

模拟特定网络阳离子

参数

温度范围

操作

存储

电源电压

模拟，数字，数字驱动器

耗电量

最大时钟速率

AD9804–SPECIFICATIONS

民

给T

最大

， AVDD = DVDD = 3.0 V，F

DATACLK

= f

SHP

= f

SHD

= 18兆赫，除非另有说明。）

民

–20

–65

2.8

3.0

500

1.0

100

1024

2.0

1.0

典型值

最大

+85

+150

3.6

单位

°C

兆赫

V P-P

步骤

最低位

位

位保证

相关双采样（ CDS）的

允许CCD复位暂态

饱和前最大输入范围

最大CCD黑色像素振幅

可变增益放大器（ VGA）的

增益控制分辨率

增益范围（ VGA增益曲线如图5所示）

闵戤嗯（代码95 ）

最大增益（代码1023 ）

黑色电平钳位

钳位电平（在ADC输出）

A / D转换器

决议

无失码

满量程输入电压

参考电压

参考顶部电压（ VRT ）

底部参考电压（ VRB ）

笔记

输入信号的特性去连接定义如下：

500mV的典型

RESET

短暂

100mV的MAX

光纤

黑色像素

1V MAX

输入

信号范围

特定网络阳离子如有更改，恕不另行通知。

数码特定网络阳离子

参数

逻辑输入

高电平输入电压

低电平输入电压

高电平输入电流

低电平输入电流

输入电容

逻辑输出

高电平输出电压

低电平输出电压

高电平输出电流

低电平输出电流

特定网络阳离子如有更改，恕不另行通知。

（ DRVDD = 2.7 V ，C

= 20 pF的。）

符号

民

2.1

0.6

2.1

0.6

典型值

最大

单位

–2–

第0版

AD9804

时序特定网络阳离子

（ C = 20 pF的，女

CLK

= 18兆赫，在图1和图2所示的时序）

符号

CONV

ADC

SHP

SHD

清洁发展机制

COB

INH

民

典型值

55.6

27.7

3.0

最大

单位

像素

周期

兆赫

参数

采样时钟

DATACLK ， SHP ， SHD时钟周期

DATACLK高/低脉宽

SHP脉宽

SHD脉宽

CLPDM脉宽

CLPOB脉宽

SHP上升沿SHD下降沿

SHP上升沿SHD上升沿

内部时钟延时

抑制时钟周期

数据输出

输出延迟

输出保持时间

流水线延迟

串行接口

最大SCK频率

SL到SCK建立时间

SCK为SL保持时间

SDATA有效到SCK上升沿安装

SCK下降沿到SDATA有效保持

SCK下降沿到SDATA有效的读

6.0

14.5

7.6

SCLK

笔记

最小CLPOB脉冲宽度仅用于功能性操作。更宽的典型脉冲建议，以实现低噪声钳位性能。

特定网络阳离子如有更改，恕不另行通知。

绝对最大额定值

同

尊重

AVSS

DVSS

DRVSS

DVSS

AVSS

订购指南

模型

最小最大

–0.3

+3.9

DRVDD + 0.3

DVDD + 0.3

AVDD + 0.3

150

300

单位

°C

温度

范围

-20 ° C至+ 85°C

包

描述

薄塑料

四方扁平封装

（ LQFP ）

包

选项

ST-48

参数

AVDD

DVDD

DRVDD

数字输出

SHP ， SHD ， DATACLK

CLPOB ， CLPDM ， PBLK

SCK ， SL ， SDATA

VRT ， VRB ， CMLEVEL

BYP1-4 ， CCDIN

结温

焊接温度

（10秒）的

AD9804JST

热特性

热阻

48引脚LQFP封装

= 92℃ / W

小心

ESD （静电放电）敏感器件。静电荷高达4000 V容易

积聚在人体和测试设备，可排出而不被发现。虽然

在AD9804具有专用ESD保护电路，永久性的损害可能发生

器件经受高能量静电放电。因此，适当的ESD防范措施

建议避免性能下降或功能丧失。

警告！

ESD敏感器件

第0版

–3–

AD9804

引脚配置

SDATA

DVSS

DVDD

DVSS

RSTB

DVSS

48 47 46 45 44 43 42 41 40 39 38 37

（ LSB ） D0

（MSB） D9

NC =无连接

VRT

CML

AVSS

AVDD

BYP4

CCDIN

BYP2

BYP1

AVDD

AVSS

SCK

销1

识别码

AD9804

顶视图

（不按比例）

13 14 15 16 17 18 19 20 21 22 23 24

DVDD

DRVSS

DVSS

DATACLK

PBLK

CLPOB

SHP

引脚功能描述

PIN号

1, 2, 18, 24, 31

34, 36, 45

3–12

15, 41, 42, 44

17, 40

25, 26, 35

27, 33

助记符

D0–D9

DRVDD

DRVSS

DVSS

DATACLK

DVDD

PBLK

CLPOB

SHP

SHD

CLPDM

AVSS

AVDD

BYP1

BYP2

CCDIN

BYP4

CML

VRT

VRB

RSTB

SDATA

SCK

TYPE

类型： AI =模拟输入， AO =模拟输出， DI =数字输入， DO =数字输出， P =电源。

DRVDD

描述

在内部没有连接

数字数据输出

数字输出驱动器电源

数字输出驱动器接地

数字地

数字数据输出锁存时钟

数字电源

Preblanking时钟输入

黑电平钳位时钟输入

CDS采样时钟的CCD的参考电平

CDS采样时钟的CCD的数据级别

输入钳位时钟输入

模拟地

模拟电源

内部偏置电平解耦

模拟输入CCD信号

内部偏置电平解耦

A / D转换前参考电压解耦

A / D转换器的底部参考电压解耦

芯片复位控制。低电平有效

串行数字接口负载脉冲。

串行数字接口数据

串行数字接口时钟

–4–

SHD

CLPDM

VRB

第0版

AD9804

时序图

CCD

信号

N+1

N+2

N+9

N+10

SHP

SHD

INH

DATACLK

产量

数据

N–10

N–9

N–8

N–1

注意事项：

1.推荐点布置DATACLK上升沿仍然是SHD上升沿与下一个小水电下降沿之间。

2. CCD信号的采样SHP和SHD上升沿。

图1.像素速率计时

有效像素

光黑色像素

横

消隐

虚拟像素

有效像素

CCD

信号

CLPOB

CLPDM

PBLK

产量

数据

有效像素数据

OB像素数据

DUMMY BLACK

有效的数据

注意事项：

1. CLPOB和CLPDM将覆盖PBLK 。 PBLK将不会影响CLAMP操作，如果有重复CLPDM和/或CLPOB 。

2. PBLK信号是可选的。

3.数字输出数据将PBLK期间全部为零。输出数据延迟为9 DATACLK单车。

图2.典型的行钳位计时

第0版

–5–