a
特点
3线串行I / F的数字控制
18 MHz的相关双采样
低噪声PGA在0 dB -30 dB取值范围
模拟预消隐功能
AUX输入，输入钳位和PGA
10位18 MSPS A / D转换器
直接ADC输入，输入钳位
内部参考电压
两个辅助的8位DAC
+3 V单电源供电
低功耗： 150 mW的2.7 V电源
48引脚LQFP封装
CCD信号处理器
电子相机
AD9803
产品说明
的AD9803是一个完整的CCD和视频信号处理器
电子相机开发。它非常适合于视频
相机和静止相机应用。
在18 MHz的CCD信号处理链由一个CDS ，
低噪声PGA和10位ADC 。需要钳位电路
和一个参考电压源，还提供。通过AUX输入
有宽带PGA和输入钳位，并且可用于
样的模拟视频信号。
在AD9803名义上从3 V单电源运行支持
层，通常消散170毫瓦。的AD9803封装在一个
采用节省空间的48引脚LQFP封装，规定工作在操作
温度范围-20℃至+ 70℃。
功能框图
PBLK
PGACONT1-2
CLPOB
钳
0–30dB
CCDIN
CDS
PGA
AD9803
10
MUX
S / H
ADC
DOUT
钳
CLPDM
DAC1
8-BIT
DAC
8-BIT
DAC
10-BIT
DAC
INTF
3
定时
发电机
PGA
REF
钳
DAC2
0–10dB
AUXCONT
VRT
VRB
3 -W INTF
ADCIN AUXIN ACLP SHP SHD ADCCLK
第0版
信息ADI公司提供的被认为是准确和
可靠的。但是，没有责任承担由Analog Devices其
使用，也不对第三方专利或其他权利的任何侵犯
这可能是由于它的使用。没有获发牌照以暗示或
否则，在ADI公司的任何专利或专利权。
一个技术的方式， P.O. 9106箱，诺伍德，MA 02062-9106 ， U.S.A.
联系电话： 781 / 329-4700
万维网网站： http://www.analog.com
传真： 781 / 326-8703
ADI公司， 1999
AD9803–SPECIFICATIONS
一般特定网络阳离子
(T
参数
温度范围
操作
存储
电源电压
（对于功能操作）
类似物
数字
数字驱动器
耗电量
（选择通过串行I / F省电模式）
正常操作（ D-注册00 ）
高速AUX -MODE （ D-注册01 ）
参考待机（ D-章第10条或STBY引脚喜）
关断模式（ D-章第11条）
最大时钟速率
S / H放大器
收益
时钟速率
A / D转换器
决议
微分非线性
0-255码
256-1023码
无失码
满量程输入范围
时钟速率
参考
参考电压最高
参考电压底部
特定网络阳离子如有更改，恕不另行通知。
民
给T
最大
， ACVDD = ADVDD = DVDD = 2.8 V，F
ADCCLK
= 18兆赫，除非另有说明）
民
–20
–65
典型值
最大
70
150
单位
°C
°C
2.7
2.7
2.7
3.0
3.0
3.0
3.6
3.6
3.6
V
V
V
（特定网络版在每个工作模式）
（指定在AUX模式）
10
10
（特定网络版在每个工作模式）
0
27
10
±
0.5
±
0.5
保证
1.0
0.01
1.75
1.25
±
0.8
±
1.0
mW
mW
dB
兆赫
位
最低有效位
最低有效位
V P-P
兆赫
V
V
18
数码特定网络阳离子
(T
参数
逻辑输入
高电平输入电压
低电平输入电压
高电平输入电流
低电平输入电流
输入电容
逻辑输出
高电平输出电压
低电平输出电压
高电平输出电流
低电平输出电流
民
给T
最大
， DRVDD = 2.7 V ，C
L
= 20 pF的，除非另有说明）
符号
V
IH
V
IL
I
IH
I
IL
C
IN
V
OH
V
OL
I
OH
I
OL
民
2.1
0.6
10
10
10
2.1
0.6
50
50
10
10
典型值
最大
单位
V
V
A
A
pF
V
V
A
A
兆赫
ns
串行接口时序（图35 ）
最大SCLK频率
SDATA到SCLK设置
t
DS
SCLK到SDATA举行
SLOAD到SCLK设置
SCLK为SLOAD保持
特定网络阳离子如有更改，恕不另行通知。
t
DH
t
LS
t
LH
10
10
10
ns
ns
ns
–2–
第0版
AD9803
CCD-模式规范
P
ARAMETER
耗电量
V
DD
= 2.7
V
DD
= 2.8
V
DD
= 3.0
最大时钟速率
CDS
收益
允许CCD复位暂态
1
饱和前最大输入范围
1
PGA
最大输入范围
最大输出范围
数字增益控制（见图26）
增益控制分辨率
最小增益（代码0 ）
低增益（代码207 ）
中等增益（代码437 ）
高增益（代码688 ）
最大增益（代码1023 ）
模拟增益控制（参见图25 ）
PGACONT1 = 0.7 V， PGACONT2 = 1.5 V
PGACONT1 = 1.8 V ， PGACONT2 = 1.5 V
黑电平钳位
钳位电平（通过串行I / F选择）
CLP （ 0 ） （E -注册00 ）
CLP （ 1 ） （E -注册01 ）
中电（ 2 ）， （E -章第10条）
CLP （ 3 ） （E -章第11条）
奇偶失调
2
信噪比
3
（ @最小PGA增益）
时序特定网络阳离子
4
流水线延迟
奇偶偏移校正关闭
奇偶失调校正启用
内部时钟延时
5
(t
ID
)
抑制时钟周期（T
抑制
)
输出延迟（T
OD
)
输出保持时间（t
HOLD
)
ADCCLK ， SHP ， SHD ，时钟周期
ADCCLK高电平或低电平
SHP ， SHD最小脉宽
6
SHP上升沿SHD上升沿
笔记
1
定义为显示输入信号特征：
(T
民
给T
最大
， ACVDD = ADVDD = DVDD = 2.8 V，F
SHP
= f
SHD
= f
ADCCLK
= 18兆赫，除非另有
说明）
民
典型值
150
170
185
18
0
500
1000
1000
1000
10 （固定）
–1.5
4
15
26
最大
单位
mW
mW
mW
兆赫
dB
mV
mV的P-P
mV的P-P
mV的P-P
位
dB
dB
dB
dB
dB
dB
dB
–3.5
0
22
32
0
8
30
4.5
26
34
50
66
18
±
0.5
61
最低位
最低位
最低位
最低位
最低位
dB
5
7
3
15
20
2
47
20
10
20
55.6
28
14
28
周期
周期
ns
ns
ns
ns
ns
ns
ns
ns
500mV的典型
RESET瞬态
为50mV MAX
光黑色像素
1V MAX
输入信号
范围
2V MAX
输入信号
W / PBLK
启用
2
3
奇偶偏移的工作原理部分下说明。奇偶偏移测量启用偶数对开胶印机校正。
SNR = 20日志
10
（满量程电压/ RMS输出噪声） 。
4
20 pF的负载;如图1中所示的时序。
5
内部孔径延迟的实际采样边缘。
6
低电平有效的时钟脉冲模式（ C- 00注册） 。
特定网络阳离子如有更改，恕不另行通知。
第0版
–3–
AD9803–SPECIFICATIONS
AUX-模式规范
参数
耗电量
普通（ D-注册00 ）
高速（ D-注册01 ）
最大时钟速率
PGA
最大输入范围
最大输出范围
数字增益控制
增益控制分辨率
增益（通过串行I选择/ F）
Gain(0)
Gain(255)
有源钳位（ CLAMP ON）
钳位电平（可选的串行I / F）
CLP （ 0 ） （E -注册00 ）
CLP （ 1 ） （E -注册01 ）
中电（ 2 ）， （E -章第10条）
CLP （ 3 ） （E -章第11条）
时序特定网络阳离子
1
流水线延迟
内部时钟延时（T
ID
)
输出延迟（T
OD
)
输出保持时间（t
HOLD
)
笔记
1
20 pF的负载;如图2中所示的时序。
特定网络阳离子如有更改，恕不另行通知。
(T
民
给T
最大
， ACVDD = ADVDD = DVDD = 2.8 V，F
ADCCLK
= 18兆赫，除非另有说明）
民
典型值
80
110
18
700
1000
8 （固定）
–3.5
10.5
最大
单位
mW
mW
兆赫
mV的P-P
mV的P-P
位
dB
dB
34
50
66
18
4 （FI固定的）
5
20
2
最低位
最低位
最低位
最低位
周期
ns
ns
ns
ADC-模式规范
(T
参数
最大时钟速率
有源钳位（同AUX -MODE ）
民
给T
最大
， ACVDD = ADVDD = DVDD = 2.8 V，F
ADCCLK
= 18兆赫，除非另有说明）
民
典型值
65
18
最大
单位
mW
兆赫
功耗（普通D-注册00 ）
时序规范（同AUX -MODE ）
特定网络阳离子如有更改，恕不另行通知。
DAC规格（ DAC1和DAC2 ）
参数
决议
最小输出
最大输出
最大电流负载
最大容性负载
特定网络阳离子如有更改，恕不另行通知。
民
典型值
8 （固定）
0.1
VDD - 0.1
1
500
最大
单位
位
V
V
mA
pF
–4–
第0版
AD9803
时序特定网络阳离子
CCD
N
N+1
N+2
N+3
N+4
SHP
t
ID
t
抑制
SHD
t
ID
ADCCLK
t
OD
t
HOLD
ADCCLK上升沿PLACEMENT
D0–D9
N–8
N–7
N–6
N–5
N–4
N–3
注意事项：
1. SHP和SHD应受到最大对准CCD信号。样品是在采取
升起
边缘。
2. ADCCLK上升边缘必须至少发生小水电为15ns的上升沿后（
t
抑制
).
3.推荐点布置ADCCLK上升沿SHD的上升沿和SHP下降沿之间。
4.输出延迟（ 7个周期）显示与奇偶偏移校正启动。
5.有源低时钟脉冲模式显示。
图1. CCD-模式时序
N
视频
输入
N+1
N+2
N+3
N+4
N+5
t
OD
ADCCLK
t
ID
t
HOLD
D0–D9
N–4
N–3
N–2
N–1
N
注意：
例卡扣ADCCLK上升沿输出数据。
图2. AUX模式和ADC-模式时序
有效
像素
CCD
信号
光黑
消隐
间隔
DUMMY BLACK
有效
像素
CLPOB
CLPDM
PBLK
注意事项：
1. CLPOB脉冲宽度应为10 OB像素宽最小， 20 OB像素的推荐。
2. CLPDM脉冲宽度应至少为1的广泛。
3. PBLK不是必需的，但建议如果CCD信号幅度超过1V PP 。
4. CLPDM覆盖PBLK 。
5.有源低钳位脉冲模式显示。
图3. CCD -MODE钳位计时
第0版
–5–
QQ：2880707522 复制
