a
特点
10位， 18 MSPS A / D转换器
18 MSPS全速相关双采样（ CDS ）
低噪声，宽带PGA
内部参考电压
保证无失码
+3 V单电源供电
低功耗CMOS ： 185毫瓦
48端子TQFP封装
PBLK
针
DIN
ADCIN
CCD信号处理器
电子相机
AD9802
功能框图
CLPDM PGACONT1 PGACONT2 SHP SHD ADCCLK
定时
发电机
PGA
10
MUX
S / H
A / D
DOUT
DRVDD
钳
CDS
钳
参考
AD9802
DVDD
CMLEVEL VRT VRB STBY CLPOB ADCMODE ACVDD ADVDD
产品说明
产品亮点
该AD9802是一个完整的CCD信号处理器开发
电子摄像头。它同时适用于摄像机和
消费级相机应用。
信号处理链是由一个高速的CDS ，
可变增益PGA和10-bit ADC。需要夹紧税务局局长
cuitry和板载参考电压被提供，以及一个
直接ADC输入。在AD9802从单一+3 V工作
供应与185 mW的典型功耗。
的AD9802封装在节省的空间48末端薄
四方扁平封装（ TQFP ），并规定在操作温
温度范围内的0 ° C至+ 70°C 。
1.片上输入钳位和CDS
钳位电路和高速相关双采样
允许简单的交流耦合的全接口CCD传感器
18 MSPS转换速率。
2.片上PGA
该AD9802包含一个低噪声，宽带与放大器
模拟可变增益从0 dB至31.5分贝（ dB线性） 。
3.直接输入ADC
直接输入10位A / D转换器提供
数字化的视频信号。
4. 10位高速A / D转换器
线性10位ADC，能够以数字化的CCD信号
全部18 MSPS转换速率。典型的DNL是
±
0.5 LSB
无丢失码性能有保证。
5.低功耗
在185毫瓦， 15毫瓦掉电时， AD9802 CON-
sumes目前可用的多芯片的功率的一小部分
的解决方案。
6.数字I / O功能
该AD9802提供三态数字输出控制。
7.小包装
封装采用48端子，表面贴装薄型四方扁平封装，
在AD9802非常适合于非常紧凑，低净空
设计。
第0版
信息ADI公司提供的被认为是准确和
可靠的。但是，没有责任承担由Analog Devices其
使用，也不对第三方专利或其他权利的任何侵犯
这可能是由于它的使用。没有获发牌照以暗示或
否则，在ADI公司的任何专利或专利权。
一个技术的方式， P.O. 9106箱，诺伍德，MA 02062-9106 ， U.S.A.
联系电话： 781 / 329-4700
万维网网站： http://www.analog.com
传真： 781 / 326-8703
ADI公司，1997
AD9802–SPECIFICATIONS
参数
温度范围
操作
存储
(T
民
给T
最大
与ACVDD = 3.15 V， ADVDD = 3.15 V， DVDD = 3.15 V， DRVDD = 3.15 V
除非另有说明）
民
0
–65
3.00
3.00
3.00
3.00
3.15
3.15
3.15
3.15
39.5
14.6
4.7
0.07
185
15
18
10
典型值
最大
70
150
3.50
3.50
3.50
3.50
单位
°C
°C
V
V
V
V
mA
mA
mA
mA
mW
mW
兆赫
位
最低有效位
18
1.75
1.25
1.0
500
18
31.5
19
4.0
0
32
2
兆赫
V
V
V P-P
mV的P-P
兆赫
dB
dB
dB
dB
最低有效位
最低有效位
电源电压（对于功能操作）
ACVDD
ADVDD
DVDD
DRVDD
电源电流
ACVDD
ADVDD
DVDD
DRVDD
耗电量
正常工作
掉电模式
最大SHP ， SHD ， ADCCLK率
ADC
决议
微分非线性
无失码
ADCCLK率
参考电压最高
参考电压底部
输入范围
CDS
最大输入信号
像素率
PGA
1
最大增益
高增益
中等增益
最小增益
CLAMP （在CLPOB ，只有稳定的PGA范围0.3 V至2.7 V ）
平均黑度
像素到像素的偏移量（见黑色电平钳位的说明）
±
0.5
保证
14.5
1.0
–4.0
23.5
7.0
+4
8
笔记
1
PGA测试条件：最大增益PGACONT1 = 2.7 V ， PGACONT2 = 1.5 V ;高增益PGACONT1 = 2.0 V， PGACONT2 = 1.5 V ;中等增益PGACONT1 =
0.5 V ， PGACONT2 = 1.5 V ;最小增益PGACONT1 = 0.3 V， PGACONT2 = 1.5 V.
特定网络阳离子如有更改，恕不另行通知。
数码特定网络阳离子
参数
逻辑输入
高电平输入电压
低电平输入电压
高电平输入电流
低电平输入电流
输入电容
逻辑输出
高电平输出电压
低电平输出电压
(T
民
给T
最大
与ACVDD = 3.15 V， ADVDD = 3.15 V， DVDD = 3.15 V， DRVDD = 3.15 V ，除非另有
说明）
符号
V
IH
V
IL
I
IH
I
IL
C
IN
V
OH
V
OL
I
OH
I
OL
民
2.4
0.6
10
10
10
2.4
0.6
50
50
–2–
典型值
最大
单位
V
V
A
A
pF
V
V
A
A
第0版
AD9802
时序特定网络阳离子
说明）
参数
ADCCLK时钟周期
ADCCLK高电平期
ADCCLK罗级别周期
SHP ， SHD时钟周期
SHP ， SHD最小脉冲宽度
SHP上升沿SHD上升沿
数字输出延迟
(T
民
给T
最大
与ACVDD = 3.15 V， ADVDD = 3.15 V， DVDD = 3.15 V， DRVDD = 3.15 V ，除非另有
民
55.6
24.8
24.8
55.6
12.5
28
典型值
27.8
27.8
最大
单位
ns
ns
ns
ns
ns
ns
ns
20
数字输出数据控制
PBLK
0
1
1
1
1
MODE1
0
0
0
1
1
MODE2
0
0
1
0
1
数字输出数据（ D9 - D0 ）
0 0 0 0 0 0
正常工作
1 0 1 0 1 0
0 1 0 1 0 1
高阻抗
0
1
0
0
0
1
0
1
0
0
0
1
绝对最大额定值*
参数
ADVDD
ACVDD
DVDD
DRVDD
SHP ， SHD
ADCCLK ， CLPOB ， CLPDM
PGACONT1 ， PGACONT2
PIN ， DIN
DOUT
VRT ， VRB
CLAMP_BIAS
CCDBYP1 ， CCDBYP2
STBY
模式1 ，模式2
DRVSS ， DVSS ， ACVSS ， ADVSS
结温
储存温度
焊接温度（ 10秒）
关于
ADVSS ， SUBST
ACVSS ， SUBST
DVSS ， DSUBT
DRVSS ， DSUBST
DSUBST
DSUBST
SUBST
SUBST
DSUBST
SUBST
SUBST
SUBST
DSUBST
SUBST
SUBST ， DSUBST
民
–0.3
–0.3
–0.3
–0.3
–0.3
–0.3
–0.3
–0.3
–0.3
–0.3
–0.3
–0.3
–0.3
–0.3
–0.3
–65
最大
6.5
6.5
6.5
6.5
DVDD + 2.0
DVDD + 0.3
ACVDD + 0.3
ACVDD + 0.3
DRVDD + 0.3
ADVDD + 0.3
ACVDD + 0.3
ACVDD + 0.3
DVDD + 0.3
ADVDD + 0.3
+0.3
+150
+150
+300
单位
V
V
V
V
V
V
V
V
V
V
V
V
V
V
V
°C
°C
°C
*注意，超出上述绝对最大额定值可能会导致器件永久性损坏。这是一个压力只有额定值。该装置的功能操作
在以上的本规范的业务部门所标明这些或其他条件不暗示。如果长期工作在绝对最大额定值
可能会影响器件的可靠性。
订购指南
模型
AD9802JST
温度范围
0 ° C至+ 70°C
包装说明
48端子塑料薄型四方扁平封装
封装选项
ST-48
小心
ESD （静电放电）敏感器件。静电荷高达4000 V容易
积聚在人体和测试设备，可排出而不被发现。
虽然AD9802具有专用ESD保护电路，可能永久的损坏
发生在受到高能静电放电设备。因此，适当的ESD
预防措施建议，以避免性能下降或功能丧失。
警告！
ESD敏感器件
第0版
–3–
AD9802
引脚配置
ADCMODE
ADVSS
SHABYP
CMLEVEL
36
ADCIN
35
TEST2
34
TEST1
33
ACVDD
32
CLAMP_BIAS
31
ACVSS
30
PGACONT2
29
PGACONT1
28
CCDBYP1
27
针
26
DIN
25
CCDBYP2
13 14 15 16 17 18 19 20 21 22 23 24
VRT
ADVDD
ADVSS
VRB
48 47 46 45 44 43 42 41 40 39 38 37
ADVSS
1
（ LSB ） D0
2
D1
3
销1
识别码
D2
4
D3
5
D4
6
D5
7
D6
8
D7
9
D8
10
（MSB） D9
11
DRVDD
12
NC =无连接
AD9802
顶视图
（不按比例）
ADCCLK
DSUBST
SHP
SHD
CLPDM
DRVSS
DVSS
DVDD
STBY
PBLK
MODE1
MODE2
SUBST
NC
引脚功能描述
针＃
1
2–11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34, 35
36
37
38
39
40
41
42
43
44, 45
46
47
48
引脚名称
ADVSS
D0–D9
DRVDD
DRVSS
DSUBST
DVSS
ADCCLK
DVDD
STBY
PBLK
CLPOB
SHP
SHD
CLPDM
DVSS
CCDBYP2
DIN
针
CCDBYP1
PGACONT1
PGACONT2
ACVSS
CLAMP_BIAS
ACVDD
TEST1 ， TEST2
ADCIN
CMLEVEL
SHABYP
MODE2
MODE1
ADCMODE
NC
ADVDD
ADVSS
SUBST
VRB
VRT
TYPE
P
DO
P
P
P
P
DI
P
DI
DI
DI
DI
DI
DI
P
AO
AI
AI
AO
AI
AI
P
AO
P
AI
AI
AO
AO
DI
DI
DI
P
P
P
AO
AO
描述
模拟地
数字数据输出： D0 = LSB ， D9 = MSB
+3 V数字驱动器电源
数字地面驱动
数码底
数字地
ADC采样时钟输入
+3 V数字电源
掉电（高电平有效）
像素消隐（低电平有效）
黑电平钳位恢复（低电平有效）
参考采样时钟输入
数据采样时钟输入
输入钳位（低电平有效）
数字地
CCD绕道。通过去耦0.1到模拟地
F.
CDS输入。通过0.1绑到引脚27和AC耦合到CCD输出
F.
CDS输入。见上文。
CCD绕道。通过去耦0.1到模拟地
F.
粗PGA增益控制（ 0.3 V - 2.7 V ） 。通过去耦0.1到模拟地
F.
精细PGA增益控制
模拟地
夹具偏置电平。通过去耦0.1到模拟地
F.
+3 V模拟电源
保留测试引脚。应留有NC或拉高到ACVDD 。
直接ADC模拟输入（参见驾驶直接ADC输入）
共模电平。通过去耦0.1到模拟地
F.
内部偏置电平。通过去耦0.1到模拟地
F.
ADC测试模式控制（见数字输出数据的控制。 ）
ADC测试模式控制（见数字输出数据的控制。 ）
ADC输入控制。逻辑低电平CDS / PGA ，高直接输入。
无连接
+3 V模拟电源
模拟地
基材。连接到模拟地。
底部的参考旁路。通过去耦0.1到模拟地
F.
顶级参考旁路
记
类型： AI =模拟输入， AO =模拟输出， DI =数字输入， DO =数字输出， P =电源。
CLPOB
DVSS
–4–
第0版
AD9802
等效输入电路
DVDD
DRVDD
ACVDD
50
10pF
SUBST
ACVSS
图6.引脚26 （ DIN ）和引脚27 （ PIN）
ACVDD
DVSS
DRVSS
PGACONT1
10k
图1.销2-11 （ DB0 - DB9 ）
DVDD
SUBST
PGACONT2
8k
ACVDD
1k
8k
200
图7.引脚29 （ PGACONT1 ）和引脚30 （ PGACONT2 ）
ACVDD
DSUBST
DVSS
图2.引脚21 （ SHP）和引脚22 （ SHD ）
DVDD
SUBST
10k
200
30k
ACVSS
200
图8.引脚32 （ CLAMP BIAS ）
DSUBST
DVSS
3k
ADVDD
1.1k
图3.引脚16 （ ADCCLK ）
200
ADVDD
SUBST
ADVSS
9.3k
ADVSS
图9.引脚48 （ VRT ）和引脚47 （ VRB ）
ACVDD
图4.引脚37 （ CMLEVEL ）
ACVDD
50
1pF
50
SUBST
SUBST
ACVSS
图10.引脚36 （ ADCIN ）和引脚38 （ SHABYP ）
图5.引脚25 （ CCDBYP2 ）和引脚28 （ CCDBYP1 ）
第0版
–5–
QQ：2880707522 复制
