【a特点快速16位ADC， 200 kSPS的吞吐四个单端模拟输入通道采用+5 V单电源供电输入范围：】,IC型号AD974BRS,AD974BRS PDF资料,AD974BRS经销商,ic,电子元器件-51电子网

特点

快速16位ADC， 200 kSPS的吞吐

四个单端模拟输入通道

采用+5 V单电源供电

输入范围： 0 V至+4 V， 0 V至+5 V和10 V

120毫瓦最大功率耗散

掉电模式50瓦

外部的选择还是内部2.5 V参考

片上时钟

掉电模式

V1A

V1B

4通道， 16位， 200 kSPS时

数据采集系统

AD974

功能框图

PWRD

BIP

帽

REF

DIG

ANA

REF

BUFF

电阻

网

2.5V

参考

AD974

EXT / INT

SWITCHED 16

CAP ADC

DATACLK

串行

接口

数据

的R / C

时钟

SYNC

V2A

V2B

电阻

网

4到1

MUX

LATCH

V3A

V3B

电阻

网

V4A

V4B

电阻

网

控制逻辑

＆放大器;

校准电路

概述

该AD974是一个四信道，数据采集系统，具有

串行接口。该器件内置一个输入多路复用器，一个高

高速16位采样ADC和+ 2.5V的参考。所有的这

从还具有加电+5 V单电源供电

关断模式。该部分将容纳0 V至+4 V， 0 V至

+ 5V或

10 V模拟输入范围。

所述接口被设计为数据而高效率的转印

需要互连的数量少。

该AD974进行综合测试，交流参数，如

的SNR和THD ，以及更传统的参数

偏移，增益和线性度。

该AD974是制作在ADI公司的BiCMOS工艺，

它具有高性能的双极型器件随着CMOS

晶体管。

该AD974提供28引脚DIP ， SOIC和SSOP

包。

AGND1 AGND2

A0 A1

WR1 WR2

忙

DGND

产品亮点

1. AD974是结合了完整的数据采集系统

一个四信道多路复用器，一个16位的采样ADC和一个

在单芯片上+2.5 V基准电压源。

2.部分采用单+ 5V电源，也有一个

掉电功能。

3.接口的AD974是简单与较少数量的

互连信号。

4. AD974是全面的交流参数指定

如信噪比和THD ，以及直流参数如

线性度和偏移和增益误差。

REV 。一

信息ADI公司提供的被认为是准确和

可靠的。但是，没有责任承担由Analog Devices其

使用，也不对第三方专利或其他权利的任何侵犯

这可能是由于它的使用。没有获发牌照以暗示或

否则，在ADI公司的任何专利或专利权。

一个技术的方式， P.O. 9106箱，诺伍德，MA 02062-9106 ， U.S.A.

联系电话： 781 / 329-4700

万维网网站： http://www.analog.com

传真： 781 / 326-8703

ADI公司， 1999

AD974–SPECIFICATIONS

（ -40°C至+ 85°C ， F = 200千赫，V

DIG

= V

ANA

= + 5V，除非另有说明）

民

B级

TYP MAX

单位

位

参数

决议

模拟量输入

电压范围

阻抗

采样电容

吞吐速度

完整的周期

（采集和转换）

吞吐率

DC精度

积分非线性误差

微分线性误差

无失码

过渡噪声

满量程误差

满量程误差漂移

满量程误差

满量程误差漂移

双极性零误差

双极性零误差漂移

单极性零误差

单极零误差漂移

通道到通道匹配

恢复到额定精度

掉电后

电源灵敏度

ANA

= V

DIG

= V

AC精度

无杂散动态范围

总谐波失真

信号与（噪声+失真）

信号 - 噪声

通道到通道隔离

全功率带宽

-3 dB的输入带宽

采样动态

孔径延迟

瞬态响应

过压恢复

参考

内部参考电压

内部基准电压源电流

外部参考电压范围

对于规定的线性度

外部参考电流消耗

数字输入

逻辑电平

条件

民

A级

典型值

最大

打开或关闭通道

10 V ， 0 V至+4 V， 0 V至+5 V （见表一）

（见表I）

200

1.0

内部参考

分机。 REF = + 2.5V

双极性范围

单极性范围

2.2

以CAP

= 5 V

= 20千赫

-60 dB的输入

= 20千赫

–90

–110

2.7

满量程步骤

150

2.48

2.3

分机。 REF = + 2.5V

2.5

2.52

2.7

100

2.48

2.3

150

2.5

–100

–110

2.7

0.5

0.1

200

千赫

最低位

位

最低位

PPM /°C的

％ FSR

–2

–1

1.0

2.0

+1.75

0.25

0.05

最低位

兆赫

–96

–100

2.52

2.7

100

–0.3

+2.0

+0.8

DIG

+ 0.3

–0.3

+2.0

+0.8

DIG

+ 0.3

–2–

REV 。一

AD974

参数

数字输出

数据格式

数据编码

输出电容

漏电流

电源

指定的性能

DIG

ANA

DIG

ANA

功耗

PWRD低

PWRD高

温度范围

指定的性能

民

给T

最大

条件

民

A级

典型值

最大

B级

最小典型最大

单位

串行16位

直接二进制

+0.4

SINK

= 1.6毫安

来源

= 500

高阻态

OUT

= 0 V到V

DIG

+0.4

+4.75

4.5

+5.25

+4.75 +5

4.5

+5.25

°C

120

–40

+85

–40

+85

笔记

LSB是指至少有显著位。有

±10

V输入， 1 LSB为305

在最坏的情况下，转换和温度下的典型均方根噪声。

满量程误差表示为实际的满量程编码转换电压与理想的满量程转换电压之间的差值％，包括效果

的偏移误差。对于双极性输入，满量程误差是要么 - 全量程或+满刻度代码转换电压误差最坏的情况。对于单极性输入

范围内，满量程误差是相对于+满刻度代码转换电压。

外部2.5 V基准电压源连接到REF 。

以dB为单位的所有规格均参考满量程

±10

V输入。

全功率带宽定义为满量程输入频率处信纳比（噪声+失真）降低到60分贝或10位的精度。

经过2恢复到指定的性能

FS输入过压。

特定网络阳离子如有更改，恕不另行通知。

时序特定网络阳离子

（ F = 200千赫，V

DIG

= V

ANA

= + 5V ， -40°C至+ 85°C ）

民

100

4.0

3.8

1.0

220

3.5

典型值

最大

单位

参数

脉宽转换

R / C，

忙

延迟

忙

低电平时间

忙

转换结束后延时

孔径延迟

转换时间

采集时间

生产时间

R / C低到DATACLK延迟

DATACLK期

数据有效建立时间

数据有效保持时间

EXT 。 DATACLK期

EXT 。 DATACLK高

EXT 。 DATACLK低

R / C，

为EXT 。 DATACLK建立时间

的R / C对

建立时间

EXT 。 DATACLK到SYNC延迟

EXT 。 DATACLK到数据有效延迟

为EXT 。 DATACLK上升沿延迟

以前的数据有效后，

CS ，

R / C低

忙

为EXT 。 DATACLK建立时间

最后EXT 。 DATACLK到

忙

上升沿

A0，A1到

WR1 ， WR2

建立时间

A0，A1到

WR1 ， WR2

保持时间

WR1 ， WR2

脉宽

规格若有变更，恕不诺蒂奇即

符号

+ t

4.0

+ 5

1.7

REV 。一

–3–

AD974

绝对最大额定值

引脚配置

SOIC ， DIP和SSOP

模拟输入

VXA ， VXB 。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。

25 V

CAP 。。。。。。。。。。。。。。。。 + V

ANA

+ 0.3 V至AGND2 - 0.3 V

REF 。。。。。。。。。。。。。。。。。。。。不定短路AGND2 ，

瞬间短路到V

ANA

接地电压差

DGND ， AGND1 ， AGND2 。。。。。。。。。。。。。。。。。。。

0.3 V

电源电压

ANA

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . +7 V

DIG

到V

ANA

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

±7

DIG

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . +7 V

数字输入。。。。。。。。。。。。。。。。。。。 0.3 V到V

DIG

+ 0.3 V

内部功耗

PDIP （N ）， SOIC （R ）， SSOP （ RS ）。。。。。。。。。。。。。 700毫瓦

结温。。。。。。。。。。。。。。。。。。。。。。。。。 + 150°C

存储温度范围N，R 。。。。。。。。 -65 ° C至+ 150°C

铅温度范围

（焊接10秒）。。。。。。。。。。。。。。。。。。。。。。。。。。 + 300℃

笔记

注意，超出上述绝对最大额定值可能会导致perma-

新界东北损坏设备。这是一个压力只有额定值。的功能操作

器件在这些或以上的任何其他条件，在操作说明

本规范的部分，是不是暗示。暴露在绝对最大额定值

长时间条件下可能影响器件的可靠性。

特定网络阳离子的设备在自由空气中：

28引脚PDIP ：

= 100 ° C / W ，

= 31 ° C / W

28引脚SOIC ：

= 75 ° C / W ，

= 24 ° C / W

28引脚SSOP ：

= 109 ° C / W ，

= 39 ° C / W

AGND1

V3A

V3B

V4A

V4B

BIP

帽

V2B

V2A

V1B

V1A

ANA

AD974

顶视图

REF

（不按比例）

忙

WR1

WR2

数据

DATACLK

SYNC

AGND2

的R / C

DIG 11

PWRD

EXT / INT

DGND

1.6mA

输出

针

+1.4V

100pF

500 A

图1.负载电路的数字接口时序

订购指南

模型

AD974AN

AD974BN

AD974AR

AD974BR

AD974ARS

AD974BRS

温度

范围

-40 ° C至+ 85°C

最大INL

3.0 LSB

2.0 LSB

3.0 LSB

2.0 LSB

3.0 LSB

2.0 LSB

闵S / （N + D）

83分贝

85分贝

83分贝

85分贝

83分贝

85分贝

包

描述

28引脚塑料DIP

28引脚SOIC

28引脚SSOP

包

选项

N-28B

R-28

RS-28

小心

ESD （静电放电）敏感器件。静电荷高达4000 V容易

积聚在人体和测试设备，可排出而不被发现。

虽然AD974具有专用ESD保护电路，可能永久的损坏

发生在受到高能静电放电设备。因此，适当的ESD

预防措施建议，以避免性能下降或功能丧失。

警告！

ESD敏感器件

–4–

REV 。一

AD974

引脚功能描述

PIN号

2–5, 25–28

助记符

AGND1

VXA ， VXB

BIP

帽

REF

描述

模拟地。用作REF引脚的接地参考点。

模拟输入。请参考表一输入范围配置。

双极偏移。连接VXA输入提供双极性输入范围。

基准缓冲输出。连接2.2

CAP和模拟之间的钽电容

地面上。

基准输入/输出。内部+2.5 V基准电压可在此引脚。另外一个

外部参考可以被用于覆盖内部参考。在任一情况下，连接一个2.2

REF和模拟地之间的钽电容。

模拟地。

读/转换输入。用于控制转换和读模式。同

低，下降

上的R / C的边缘保持模拟输入信号，并在内部启动转换;上升沿使

的转换结果的传输。

数字电源。名义上+5 V.

关断输入。当设置为逻辑高电平时，功率消耗减小和转化

被禁止。从以前的转换，转换结果存储在板载移

数字选择选择内部或外部数据时钟输入。与EXT / INT连接到低电平，

启动转换后， 16 DATACLK脉冲发射之前的转换结果

在图3中采用的EXT显示/ INT设定为逻辑高电平时，输出数据被同步到一个

连接到DATACLK输入外部时钟信号。数据被输出，如图4所示

通过图9中。

数字地。

与外部数据时钟使用数字输出帧同步（ EXT / INT =逻辑

HIGH ）。当启动一个读序列，脉冲1 DATACLK周期宽的输出

同步到所述外部数据时钟。

串行数据时钟输入或输出，取决于EXT / INT引脚的逻辑状态。当

使用内部数据时钟（ EXT / INT =逻辑低）时，转换启动序列会启动

传输16 DATACLK周期。输出数据是同步到该时钟，并且是有效的

既其上升沿和下降沿（图3）。当使用外部数据时钟（ EXT / INT =逻辑

高），在

和R / C信号控制如何转换数据访问。

串行数据输出同步到DATACLK 。转换结果存储在一个片

片内寄存器。该AD974提供转换结果， MSB首先，从它的内部移位寄存器

之三。当使用内部数据时钟（ EXT / INT =逻辑低电平），数据是在两个有效

上升和DATACLK的下降沿。使用外部数据时钟（ EXT / INT =逻辑高电平）

允许先前转换的数据到一个转换过程中被访问（ 9图5,7和）或

转换结果可以在完成转换后，被访问（图4，图6和图8 ）。

多路复用器的写输入。这些输入在内部或运算，产生多路锁存输入。

锁存器是透明的，当

WR1

和

WR2

绑低。

片选输入。随着R / C低，在下降沿

将启动转换。与R / C

高，下降边缘

将使该串行数据输出序列。

忙碌的输出。变为低电平时，转换开始，并保持低电平直到转换

完成，该数据被锁存到芯片上的移位寄存器。

地址多路复用器输入锁存与

WR1 ， WR2

输入。

从可用信道数据

AIN 1

AIN 2

AIN 3

AIN 4

AGND2

的R / C

DIG

PWRD

EXT / INT

DGND

SYNC

DATACLK

数据

18, 19

22, 23

WR1 ， WR2

忙

A1, A0

ANA

模拟电源。名义上+5 V.

REV 。一

–5–