初步的技术数据
a
初步的技术数据
特点
引脚兼容的高性能会员
的TxDAC产品系列
出色的无杂散动态范围和噪声
性能
二进制补码或二进制数据格式
差分电流输出：2 mA至20 mA
功耗： 135毫瓦@ 3.3 V
省电模式： 15毫瓦@ 3.3 V
片1.20 V参考
CMOS兼容数字接口
包装： 32引脚引线框芯片级封装
（ LFCSP ）
边沿触发锁存器
应用
宽带通信传输通道：
直接IF
基站
无线本地环路
数字无线链路
直接数字频率合成器（DDS ）
仪器仪表
0.1 F
8位， 165 MSPS
TxDAC D / A转换器
AD9748*
功能框图
3.3V
150pF
+ 1.20V REF
REFIO
FS ADJ
DVDD
DCOM
AVDD
当前
来源
ARRAY
ACOM
AD9748
R
SET
3.3V
分段
开关
最低位
开关
IOUTA
IOUTB
MODE1
MODE2
CLK +
CLK-
3.3V
CLKVDD
CLKCOM
锁存器
数字数据输入（ DB7 - DB0 ）
睡觉
产品说明
该AD9748是8位分辨率，宽带，第三代
TxDAC系列高性能委员，低功耗
CMOS数字 - 模拟转换器（DAC ） 。该TxDAC系列，
包括引脚兼容的8位，10位， 12位， 14位DAC ，是
专门用于通信的发射信号路径优化的
化系统。所有设备共享相同的接口选项，
小外形封装和引脚排列，提供了一个向上或向下
基于性能的病房元件选择路径，分辨率，
和成本。该AD9748提供出色的交流和直流性能
同时支持更新速率高达165 MSPS 。
在AD9748的低功耗使得它非常适合于
便携式和低功耗应用。其功耗可
进一步减少到只有60毫瓦，在轻微的降解
通过降低满量程电流输出性能。另外，一个
掉电模式下，待机功耗为
大约15毫瓦。分段电流源架构
是结合专有开关技术来减少
寄生分量和增强的动态性能。边沿
触发式输入锁存器和一个1.2 V温度补偿
通道TxDAC是ADI公司的注册商标。
*受保护
美国专利号5568145 ， 5689257 ，和5703519 。
带隙基准电压源集成，以提供一个完整的
单片DAC解决方案。数字输入支持3 V
CMOS逻辑系列。
产品亮点
1.新的32引脚LFCSP封装。
2. AD9748是所述的8位构件管脚兼容
TxDAC系列，提供优异的INL和DNL
性能。
3.差分或单端时钟输入（ LVPECL或
CMOS ） 。
4.数据输入支持二进制补码或标准二进制
数据编码。
5，高速，单端CMOS时钟输入支持
165 MSPS转换速率。
6.低功耗：完整的CMOS DAC功能的操作上
135毫瓦从3.0 V至3.6 V单电源供电。该DAC
满量程电流可降至更低的功耗运行，
和睡眠模式，提供低功耗空闲时段。
7.在片上电压参考：该AD9748包含一个1.2 V
温度补偿带隙电压基准。
REV 。 A蛋白
信息ADI公司提供的被认为是准确和
可靠的。但是，没有责任承担由Analog Devices其
使用，也不对第三方专利或其他权利的任何侵犯该
可能是由于它的使用。没有获发牌照以暗示或以其他方式
在ADI公司的任何专利或专利权。
一个技术的方式， P.O. 9106箱，诺伍德，MA 02062-9106 ， U.S.A.
联系电话： 781 / 329-4700
www.analog.com
传真： 781 / 326-8703
ADI公司， 2002年
初步的技术数据
AD9748-SPECIFICATIONS
DC特定网络阳离子
参数
决议
(T
民
给T
最大
， AVDD = 3.3V ， DVDD = 3.3 V，I
OUTFS
= 20毫安，除非另有说明。 ）
民
8
典型值
最大
单位
位
DC精度
1
积分线性误差（ INL ）
微分非线性（ DNL ）
模拟输出
偏移误差
增益误差（无内部参考）
增益误差（带内部参考）
满量程输出电流
2
输出顺从电压范围
输出电阻
输出电容
参考输出
参考电压
参考输出电流
3
参考输入
输入合规范围
参考输入电阻（分机参考）
小信号带宽
温度系数
失调漂移
增益漂移（无内部参考）
增益漂移（带内部参考）
参考电压漂移
电源
电源电压
AVDD
DVDD
模拟电源电流（I
AVDD
)
数字电源电流（I
DVDD
)
4
电源电流休眠模式（I
AVDD
)
功耗
4
功耗
5
电源抑制比， AVDD
6
电源抑制比， DVDD
6
工作范围
待定
待定
–0.02
–0.5
–0.5
2.0
–1.0
±0.25
±0.25
待定
待定
+0.02
+0.5
+0.5
20.0
+1.25
最低位
最低位
％ FSR的
％ FSR的
％ FSR的
mA
V
k
pF
V
nA
V
M
兆赫
PPM的FSR /°C的
PPM的FSR /°C的
PPM的FSR /°C的
PPM /°C的
±0.1
±0.1
100
5
1.14
1.20
100
1.26
0.1
1
0.5
0
±50
±100
±50
1.25
3.0
3.0
3.3
3.3
33
8
5
135
145
3.6
3.6
36
待定
6
145
+1
+0.04
+85
–1
–0.04
–40
V
V
mA
mA
mA
mW
mW
％ FSR / V的
％ FSR / V的
°C
笔记
1
测量IOUTA ，驾驶虚拟地。
2
标称满量程电流，I
OUTFS
，是我的32倍
REF
电流。
3
外部缓冲放大器的输入偏置电流<100 nA的应用来驱动外部负载。
4
在F量度
时钟
= 25 MSPS和f
OUT
= 1.0兆赫。
5
测量无缓冲电压输出与I
OUTFS
= 20 mA和50
R
负载
在IOUTA和IOUTB ，女
时钟
= 100 MSPS和f
OUT
= 40兆赫。
6
± 5 ％电源的变化。
特定网络阳离子如有更改，恕不另行通知。
REV 。 A蛋白
–2–
初步的技术数据
AD9748
动态规范
参数
动态性能
最大输出更新率（F
时钟
)
输出建立时间（t
ST
）（ 0.1％ ）
1
输出传输延迟（T
PD
)
毛刺脉冲
输出上升时间（10％ 90 ％）
1
输出下降时间（10％ 90 ％）
1
输出噪声（我
OUTFS
= 20 mA）的
2
输出噪声（我
OUTFS
= 2 mA）的
2
噪声谱密度
3
AC线性
无杂散动态范围为奈奎斯特
f
时钟
= 25 MSPS ; F
OUT
= 1.00 MHz的
0 dBFS的输出
f
时钟
= 65 MSPS ; F
OUT
= 1.00 MHz的
f
时钟
= 65 MSPS ; F
OUT
= 2.51 MHz的
f
时钟
= 65 MSPS ; F
OUT
= 10 MHz的
f
时钟
= 65 MSPS ; F
OUT
= 15 MHz的
f
时钟
= 65 MSPS ; F
OUT
= 25 MHz的
f
时钟
= 165 MSPS ; F
OUT
= 21 MHz的
f
时钟
= 165 MSPS ; F
OUT
= 41 MHz的
总谐波失真
f
时钟
= 25 MSPS ; F
OUT
= 1.00 MHz的
f
时钟
= 50 MSPS ; F
OUT
= 2.00 MHz的
f
时钟
= 65 MSPS ; F
OUT
= 2.00 MHz的
f
时钟
= 125 MSPS ; F
OUT
= 2.00 MHz的
信噪比
f
时钟
= 65 MSPS ; F
OUT
= 5 MHz的;我
OUTFS
= 20毫安
f
时钟
= 65 MSPS ; F
OUT
= 5 MHz的;我
OUTFS
= 5毫安
f
时钟
= 125 MSPS ; F
OUT
= 5 MHz的;我
OUTFS
= 20毫安
f
时钟
= 125 MSPS ; F
OUT
= 5 MHz的;我
OUTFS
= 5毫安
f
时钟
= 165 MSPS ; F
OUT
= 5 MHz的;我
OUTFS
= 20毫安
f
时钟
= 165 MSPS ; F
OUT
= 5 MHz的;我
OUTFS
= 5毫安
(T
民
给T
最大
， AVDD = 3.3V ， DVDD = 3.3 V，I
OUTFS
= 20 mA时，差动变压器耦合
输出， 50双封端的，除非另有说明。 ）
民
165
11
1
5
2.5
2.5
50
30
待定
典型值
最大
单位
MSPS
ns
ns
的pV -S
ns
ns
PA /
√
Hz
PA /
√
Hz
dBm / Hz计
待定
待定
待定
待定
待定
待定
待定
待定
待定
待定
待定
待定
待定
待定
待定
待定
待定
待定
待定
待定
dBc的
dBc的
dBc的
dBc的
dBc的
dBc的
dBc的
dBc的
dBc的
dBc的
dBc的
dBc的
dB
dB
dB
dB
dB
dB
笔记
1
Measured single-ended into 50 ½ load.
2
输出噪声是衡量一个满量程输出为20 mA，带不转换活动。它是唯一的热噪声的量度。
3
噪声谱密度的平均噪声功率归一化到1 Hz的带宽，与DAC转换，并产生一个输出单音。
特定网络阳离子如有更改，恕不另行通知。
REV 。 A蛋白
–3–
初步的技术数据
AD9748
数码特定网络阳离子
参数
数字输入
逻辑“1”的电压
逻辑“0”电压
逻辑“1”的当前
逻辑“0”的当前
输入电容
输入建立时间（t
S
)
输入保持时间（t
H
)
锁存脉冲宽度（T
LPW
)
(T
民
给T
最大
， AVDD = 3.3V ， DVDD = 3.3 V，I
OUTFS
= 20毫安，除非另有说明。 ）
民
2.1
–10
–10
5
2.0
1.5
1.5
典型值
3
0
最大
单位
V
V
A
A
pF
ns
ns
ns
0.9
+10
+10
图1.时序图
绝对最大额定值*
同
对于
ACOM
DCOM
DCOM
DVDD
DCOM
DCOM
ACOM
ACOM
模型
订购指南
温度
范围
包
描述
包
选项*
CP-32
参数
AVDD
DVDD
ACOM
AVDD
时钟，睡眠
数字输入
IOUTA ， IOUTB
REFIO ， REFLO ， FSADJ
结温
储存温度
焊接温度（ 10秒）
民
–0.3
–0.3
–0.3
–3.9
–0.3
–0.3
–1.0
–0.3
–65
最大
+3.9
+3.9
+0.3
+3.9
DVDD + 0.3
DVDD + 0.3
AVDD + 0.3
AVDD + 0.3
150
+150
300
单位
V
V
V
V
V
V
V
V
°C
°C
°C
AD9748XCP -40 ° C至+ 85°C 32引脚LFCSP封装
* CP
=引线框芯片级封装
热特性
热阻
32引脚LFCSP封装
=待定° C / W
JA
*注意，超出上述绝对最大额定值可能会导致博
新界东北损坏设备。这是一个压力只有额定值。的功能操作
器件在这些或以上的任何其他条件，在操作说明
本规范的部分将得不到保证。暴露在绝对最大额定值
长时间可能会影响器件的可靠性。
小心
ESD （静电放电）敏感器件。静电荷高达4000 V容易
积聚在人体和测试设备，可排出而不被发现。虽然
在AD9748具有专用ESD保护电路，永久性的损害可能发生
器件经受高能量静电放电。因此，适当的ESD防范措施
建议避免性能下降或功能丧失。
警告！
ESD敏感器件
–4–
REV 。 A蛋白
初步的技术数据
AD9748
引脚配置
32 DB2
31 DB3
30 DB4
29 DB5
28 DB6
27 DB7 （MSB）
26 DCOM
25 SLEEP
DB1 1
（ LSB ） DB0 2
DVDD 3
NC 4
NC 5
NC 6
NC 7
NC 8
销1
指标
AD9748
顶视图
24 FSADJ
23 REFIO
22 ACOM
21 IOUTA
20 IOUTB
19 ACOM
18 AVDD
17 AVDD
引脚功能描述
PIN号
27
28-32, 1
2
25
23
助记符
DB7
DB6–DB1
DB0
睡觉
REFIO
描述
最高有效位（ MSB ）
数据位6-1
最低有效位（ LSB ）
关断控制输入。高电平有效。包含有源下拉电路;它可以留
未结束的，如果不使用。
基准输入/输出。作为参考输入时，内部参考禁用（即铁REFLO
为AVDD ） 。作为1.2 V基准电压输出，当内部参考被激活（即铁REFLO到
AGND ） 。需要0.1 μF的电容到AGND时，内部参考激活。
满量程电流输出调节
无内部连接
常见的模拟
DAC互补电流输出。满量程电流，当所有数据位是0 。
DAC电流输出。满量程电流，当所有数据位都是1秒。
模拟电源电压（ 3.3 V ）
选择输入数据格式。连接到CLKGND为直接二进制， CLKVDD两补。
时钟模式选择。连接到CLKGND单端时钟接收器（驱动CLK +和float
CLK- ） 。连接到CLKVDD差分接收器。漂浮的PECL接收器（终端
片上） 。
数字通用
数字电源电压（ 3.3 V ）
差分时钟输入。
差分时钟输入。
时钟电源电压（ 3.3 V ）
时钟共
24
4-9
19, 22
20
21
17, 18
15
16
FS ADJ
NC
ACOM
IOUTB
IOUTA
AVDD
MODE2
MODE1
10, 26
3
12
13
11
14
DCOM
DVDD
CLK +
CLK-
CLKVDD
CLKCOM
REV 。 A蛋白
NC 9
DCOM 10
CLKVDD 11
CLK + 12
CLK- 13
CLKCOM 14
MODE2 15
MODE1 16
–5–
初步的技术数据
a
初步的技术数据
特点
引脚兼容的高性能会员
的TxDAC产品系列
出色的无杂散动态范围和噪声
性能
二进制补码或二进制数据格式
差分电流输出：2 mA至20 mA
功耗： 135毫瓦@ 3.3 V
省电模式： 15毫瓦@ 3.3 V
片1.20 V参考
CMOS兼容数字接口
包装： 32引脚引线框芯片级封装
（ LFCSP ）
边沿触发锁存器
应用
宽带通信传输通道：
直接IF
基站
无线本地环路
数字无线链路
直接数字频率合成器（DDS ）
仪器仪表
0.1 F
8位， 165 MSPS
TxDAC D / A转换器
AD9748*
功能框图
3.3V
150pF
+ 1.20V REF
REFIO
FS ADJ
DVDD
DCOM
AVDD
当前
来源
ARRAY
ACOM
AD9748
R
SET
3.3V
分段
开关
最低位
开关
IOUTA
IOUTB
MODE1
MODE2
CLK +
CLK-
3.3V
CLKVDD
CLKCOM
锁存器
数字数据输入（ DB7 - DB0 ）
睡觉
产品说明
该AD9748是8位分辨率，宽带，第三代
TxDAC系列高性能委员，低功耗
CMOS数字 - 模拟转换器（DAC ） 。该TxDAC系列，
包括引脚兼容的8位，10位， 12位， 14位DAC ，是
专门用于通信的发射信号路径优化的
化系统。所有设备共享相同的接口选项，
小外形封装和引脚排列，提供了一个向上或向下
基于性能的病房元件选择路径，分辨率，
和成本。该AD9748提供出色的交流和直流性能
同时支持更新速率高达165 MSPS 。
在AD9748的低功耗使得它非常适合于
便携式和低功耗应用。其功耗可
进一步减少到只有60毫瓦，在轻微的降解
通过降低满量程电流输出性能。另外，一个
掉电模式下，待机功耗为
大约15毫瓦。分段电流源架构
是结合专有开关技术来减少
寄生分量和增强的动态性能。边沿
触发式输入锁存器和一个1.2 V温度补偿
通道TxDAC是ADI公司的注册商标。
*受保护
美国专利号5568145 ， 5689257 ，和5703519 。
带隙基准电压源集成，以提供一个完整的
单片DAC解决方案。数字输入支持3 V
CMOS逻辑系列。
产品亮点
1.新的32引脚LFCSP封装。
2. AD9748是所述的8位构件管脚兼容
TxDAC系列，提供优异的INL和DNL
性能。
3.差分或单端时钟输入（ LVPECL或
CMOS ） 。
4.数据输入支持二进制补码或标准二进制
数据编码。
5，高速，单端CMOS时钟输入支持
165 MSPS转换速率。
6.低功耗：完整的CMOS DAC功能的操作上
135毫瓦从3.0 V至3.6 V单电源供电。该DAC
满量程电流可降至更低的功耗运行，
和睡眠模式，提供低功耗空闲时段。
7.在片上电压参考：该AD9748包含一个1.2 V
温度补偿带隙电压基准。
REV 。 A蛋白
信息ADI公司提供的被认为是准确和
可靠的。但是，没有责任承担由Analog Devices其
使用，也不对第三方专利或其他权利的任何侵犯该
可能是由于它的使用。没有获发牌照以暗示或以其他方式
在ADI公司的任何专利或专利权。
一个技术的方式， P.O. 9106箱，诺伍德，MA 02062-9106 ， U.S.A.
联系电话： 781 / 329-4700
www.analog.com
传真： 781 / 326-8703
ADI公司， 2002年
初步的技术数据
AD9748-SPECIFICATIONS
DC特定网络阳离子
参数
决议
(T
民
给T
最大
， AVDD = 3.3V ， DVDD = 3.3 V，I
OUTFS
= 20毫安，除非另有说明。 ）
民
8
典型值
最大
单位
位
DC精度
1
积分线性误差（ INL ）
微分非线性（ DNL ）
模拟输出
偏移误差
增益误差（无内部参考）
增益误差（带内部参考）
满量程输出电流
2
输出顺从电压范围
输出电阻
输出电容
参考输出
参考电压
参考输出电流
3
参考输入
输入合规范围
参考输入电阻（分机参考）
小信号带宽
温度系数
失调漂移
增益漂移（无内部参考）
增益漂移（带内部参考）
参考电压漂移
电源
电源电压
AVDD
DVDD
模拟电源电流（I
AVDD
)
数字电源电流（I
DVDD
)
4
电源电流休眠模式（I
AVDD
)
功耗
4
功耗
5
电源抑制比， AVDD
6
电源抑制比， DVDD
6
工作范围
待定
待定
–0.02
–0.5
–0.5
2.0
–1.0
±0.25
±0.25
待定
待定
+0.02
+0.5
+0.5
20.0
+1.25
最低位
最低位
％ FSR的
％ FSR的
％ FSR的
mA
V
k
pF
V
nA
V
M
兆赫
PPM的FSR /°C的
PPM的FSR /°C的
PPM的FSR /°C的
PPM /°C的
±0.1
±0.1
100
5
1.14
1.20
100
1.26
0.1
1
0.5
0
±50
±100
±50
1.25
3.0
3.0
3.3
3.3
33
8
5
135
145
3.6
3.6
36
待定
6
145
+1
+0.04
+85
–1
–0.04
–40
V
V
mA
mA
mA
mW
mW
％ FSR / V的
％ FSR / V的
°C
笔记
1
测量IOUTA ，驾驶虚拟地。
2
标称满量程电流，I
OUTFS
，是我的32倍
REF
电流。
3
外部缓冲放大器的输入偏置电流<100 nA的应用来驱动外部负载。
4
在F量度
时钟
= 25 MSPS和f
OUT
= 1.0兆赫。
5
测量无缓冲电压输出与I
OUTFS
= 20 mA和50
R
负载
在IOUTA和IOUTB ，女
时钟
= 100 MSPS和f
OUT
= 40兆赫。
6
± 5 ％电源的变化。
特定网络阳离子如有更改，恕不另行通知。
REV 。 A蛋白
–2–
初步的技术数据
AD9748
动态规范
参数
动态性能
最大输出更新率（F
时钟
)
输出建立时间（t
ST
）（ 0.1％ ）
1
输出传输延迟（T
PD
)
毛刺脉冲
输出上升时间（10％ 90 ％）
1
输出下降时间（10％ 90 ％）
1
输出噪声（我
OUTFS
= 20 mA）的
2
输出噪声（我
OUTFS
= 2 mA）的
2
噪声谱密度
3
AC线性
无杂散动态范围为奈奎斯特
f
时钟
= 25 MSPS ; F
OUT
= 1.00 MHz的
0 dBFS的输出
f
时钟
= 65 MSPS ; F
OUT
= 1.00 MHz的
f
时钟
= 65 MSPS ; F
OUT
= 2.51 MHz的
f
时钟
= 65 MSPS ; F
OUT
= 10 MHz的
f
时钟
= 65 MSPS ; F
OUT
= 15 MHz的
f
时钟
= 65 MSPS ; F
OUT
= 25 MHz的
f
时钟
= 165 MSPS ; F
OUT
= 21 MHz的
f
时钟
= 165 MSPS ; F
OUT
= 41 MHz的
总谐波失真
f
时钟
= 25 MSPS ; F
OUT
= 1.00 MHz的
f
时钟
= 50 MSPS ; F
OUT
= 2.00 MHz的
f
时钟
= 65 MSPS ; F
OUT
= 2.00 MHz的
f
时钟
= 125 MSPS ; F
OUT
= 2.00 MHz的
信噪比
f
时钟
= 65 MSPS ; F
OUT
= 5 MHz的;我
OUTFS
= 20毫安
f
时钟
= 65 MSPS ; F
OUT
= 5 MHz的;我
OUTFS
= 5毫安
f
时钟
= 125 MSPS ; F
OUT
= 5 MHz的;我
OUTFS
= 20毫安
f
时钟
= 125 MSPS ; F
OUT
= 5 MHz的;我
OUTFS
= 5毫安
f
时钟
= 165 MSPS ; F
OUT
= 5 MHz的;我
OUTFS
= 20毫安
f
时钟
= 165 MSPS ; F
OUT
= 5 MHz的;我
OUTFS
= 5毫安
(T
民
给T
最大
， AVDD = 3.3V ， DVDD = 3.3 V，I
OUTFS
= 20 mA时，差动变压器耦合
输出， 50双封端的，除非另有说明。 ）
民
165
11
1
5
2.5
2.5
50
30
待定
典型值
最大
单位
MSPS
ns
ns
的pV -S
ns
ns
PA /
√
Hz
PA /
√
Hz
dBm / Hz计
待定
待定
待定
待定
待定
待定
待定
待定
待定
待定
待定
待定
待定
待定
待定
待定
待定
待定
待定
待定
dBc的
dBc的
dBc的
dBc的
dBc的
dBc的
dBc的
dBc的
dBc的
dBc的
dBc的
dBc的
dB
dB
dB
dB
dB
dB
笔记
1
Measured single-ended into 50 ½ load.
2
输出噪声是衡量一个满量程输出为20 mA，带不转换活动。它是唯一的热噪声的量度。
3
噪声谱密度的平均噪声功率归一化到1 Hz的带宽，与DAC转换，并产生一个输出单音。
特定网络阳离子如有更改，恕不另行通知。
REV 。 A蛋白
–3–
初步的技术数据
AD9748
数码特定网络阳离子
参数
数字输入
逻辑“1”的电压
逻辑“0”电压
逻辑“1”的当前
逻辑“0”的当前
输入电容
输入建立时间（t
S
)
输入保持时间（t
H
)
锁存脉冲宽度（T
LPW
)
(T
民
给T
最大
， AVDD = 3.3V ， DVDD = 3.3 V，I
OUTFS
= 20毫安，除非另有说明。 ）
民
2.1
–10
–10
5
2.0
1.5
1.5
典型值
3
0
最大
单位
V
V
A
A
pF
ns
ns
ns
0.9
+10
+10
图1.时序图
绝对最大额定值*
同
对于
ACOM
DCOM
DCOM
DVDD
DCOM
DCOM
ACOM
ACOM
模型
订购指南
温度
范围
包
描述
包
选项*
CP-32
参数
AVDD
DVDD
ACOM
AVDD
时钟，睡眠
数字输入
IOUTA ， IOUTB
REFIO ， REFLO ， FSADJ
结温
储存温度
焊接温度（ 10秒）
民
–0.3
–0.3
–0.3
–3.9
–0.3
–0.3
–1.0
–0.3
–65
最大
+3.9
+3.9
+0.3
+3.9
DVDD + 0.3
DVDD + 0.3
AVDD + 0.3
AVDD + 0.3
150
+150
300
单位
V
V
V
V
V
V
V
V
°C
°C
°C
AD9748XCP -40 ° C至+ 85°C 32引脚LFCSP封装
* CP
=引线框芯片级封装
热特性
热阻
32引脚LFCSP封装
=待定° C / W
JA
*注意，超出上述绝对最大额定值可能会导致博
新界东北损坏设备。这是一个压力只有额定值。的功能操作
器件在这些或以上的任何其他条件，在操作说明
本规范的部分将得不到保证。暴露在绝对最大额定值
长时间可能会影响器件的可靠性。
小心
ESD （静电放电）敏感器件。静电荷高达4000 V容易
积聚在人体和测试设备，可排出而不被发现。虽然
在AD9748具有专用ESD保护电路，永久性的损害可能发生
器件经受高能量静电放电。因此，适当的ESD防范措施
建议避免性能下降或功能丧失。
警告！
ESD敏感器件
–4–
REV 。 A蛋白
初步的技术数据
AD9748
引脚配置
32 DB2
31 DB3
30 DB4
29 DB5
28 DB6
27 DB7 （MSB）
26 DCOM
25 SLEEP
DB1 1
（ LSB ） DB0 2
DVDD 3
NC 4
NC 5
NC 6
NC 7
NC 8
销1
指标
AD9748
顶视图
24 FSADJ
23 REFIO
22 ACOM
21 IOUTA
20 IOUTB
19 ACOM
18 AVDD
17 AVDD
引脚功能描述
PIN号
27
28-32, 1
2
25
23
助记符
DB7
DB6–DB1
DB0
睡觉
REFIO
描述
最高有效位（ MSB ）
数据位6-1
最低有效位（ LSB ）
关断控制输入。高电平有效。包含有源下拉电路;它可以留
未结束的，如果不使用。
基准输入/输出。作为参考输入时，内部参考禁用（即铁REFLO
为AVDD ） 。作为1.2 V基准电压输出，当内部参考被激活（即铁REFLO到
AGND ） 。需要0.1 μF的电容到AGND时，内部参考激活。
满量程电流输出调节
无内部连接
常见的模拟
DAC互补电流输出。满量程电流，当所有数据位是0 。
DAC电流输出。满量程电流，当所有数据位都是1秒。
模拟电源电压（ 3.3 V ）
选择输入数据格式。连接到CLKGND为直接二进制， CLKVDD两补。
时钟模式选择。连接到CLKGND单端时钟接收器（驱动CLK +和float
CLK- ） 。连接到CLKVDD差分接收器。漂浮的PECL接收器（终端
片上） 。
数字通用
数字电源电压（ 3.3 V ）
差分时钟输入。
差分时钟输入。
时钟电源电压（ 3.3 V ）
时钟共
24
4-9
19, 22
20
21
17, 18
15
16
FS ADJ
NC
ACOM
IOUTB
IOUTA
AVDD
MODE2
MODE1
10, 26
3
12
13
11
14
DCOM
DVDD
CLK +
CLK-
CLKVDD
CLKCOM
REV 。 A蛋白
NC 9
DCOM 10
CLKVDD 11
CLK + 12
CLK- 13
CLKCOM 14
MODE2 15
MODE1 16
–5–
QQ：2881677436 复制
