a
特点
出色的增益精度： 0.99 V / V
宽带： 750兆赫
压摆率： 1200 V / S
低失真
-65 dBc的@ 20MHz的
-80 dBc的@ 4.3兆赫
建立时间
5纳秒到0.1％的
8 ns至0.02 ％
低噪声： 2.4纳伏/ √Hz的
改进来源为CLC- 110
应用
IF /通讯
阻抗变换
驱动闪速ADC
线驱动
低失真750 MHz的
闭环缓冲放大器
AD9630*
引脚配置
+V
S
1
** 2
NC 3
输入4
8 OUTPUT
7 NC
6 ***
AD9630
5 –V
S
NC =无连接
**可选+ V
S
***可选-V
S
注：为了获得最佳的稳定时间性能用途
可选的供电方式。所有规格
正在使用单V的
S
连接，
除建立时间至0.02 ％和小
信号S21 。请查阅版本的厂
带有可选的电源引脚断开
内部的包装。
概述
的AD9630是单片缓冲放大器，它利用
获得专利的，创新的，闭环的设计技术来实现
卓越的增益精度，宽带宽，低失真。
压摆率限制已经克服了指示
1200 V / μs压摆率;这一改进使用户更加
灵活的宽带和脉冲应用。第二har-
首一失真项为4.3 MHz的模拟输入音
和20 MHz的-80 dBc的和-66 dBc的分别。显然，
在AD9630通过建立输出相结合的新标准
站在一个部分的直流和动态性能。
大信号带宽，在频率低失真和
驱动AD9630的功能，使缓冲区的理想闪光
ADC驱动器。该AD9630提供了比更好的信号保真度
许多已被设计成驱动闪速ADC的。
这需要在统一提高电流驱动其他应用程序
从AD9630的电压增益（如电缆驱动）的好处
性能。
该AD9630是塑料DIP （ N）和SOIC （R ）可用。
*受保护
根据美国专利号5150074和5537079 。
版本B
信息ADI公司提供的被认为是准确和
可靠的。但是，没有责任承担由Analog Devices其
使用，也不对第三方专利或其他权利的任何侵犯
这可能是由于它的使用。没有获发牌照以暗示或
否则，在ADI公司的任何专利或专利权。
一个技术的方式， P.O. 9106箱，诺伍德，MA 02062-9106 ， U.S.A.
联系电话： 617 / 329-4700
万维网网站： http://www.analog.com
传真： 617 / 326-8703
ADI公司， 1999
AD9630
绝对最大额定值
1
电源电压（ ±V
S
) . . . . . . . . . . . . . . . . . . . . . . . . . . .
±7
V
连续输出电流
2
。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 70毫安
温度范围在哪些规格适用
AD9630AN / AR 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 -40
°
C至+ 85°C
引线焊接温度（ 10秒） 。 。 。 。 。 。 。 。 。 。 。 。 。 + 300℃
储存温度
AD9630AN / AR 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 -65 ° C至+ 150°C
结温
3
AD9630AN / AR 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 + 150°C
笔记
1
绝对最大额定值的限制值被单独应用，
超出该电路的适用性可能受到损害。实用
可操作性并不一定暗示。暴露在绝对最大额定值
对于长时间条件下可能影响器件的可靠性。
2
输出短路保护接地，但不供给。长期短期
电路接地可能会影响器件的可靠性。
3
典型的热阻抗（零件焊接到电路板） ：塑料DIP （N ） ：
θ
JA
=
110°C/W;
θ
JC
= 30 ℃/瓦; SOIC （R）：
θ
JA
= 155 ° C / W ;
θ
JC
= 40 ° C / W 。
说明测试级别
考试级别
我100 ％生产测试。
II 100 ％生产测试，在+ 25 ° C和样品的检验
指定温度。 AN和AR级别的交流测试
做对唯一的抽样方式。
三只样品进行测试。
四，参数是通过设计和特性保证
测试。
V典型值。
六， S版本的100 ％的产品在温度测试
极端。在极端的其它牌号的样品进行测试。
100
(5%, 0.25W)
+5V
0.1 F
1
NC 2
8
7 NC
顶视图
NC 3 （不按比例） 6 NC
4
5
0.1 F
NC =无连接
–5.2V
AD9630
订购指南
温度
范围
包
描述
包
选项
24
(5%, 0.25W)
模型
AD9630老化测试电路
AD9630AN
-40 ° C至+ 85°C 8引脚塑料DIP的N- 8
AD9630AR
-40 ° C至+ 85°C 8引脚SOIC
SO-8
AD9630AR - REEL -40 ° C至+ 85°C 13"磁带和卷轴SO- 8
小心
ESD （静电放电）敏感器件。静电荷高达4000 V容易
积聚在人体和测试设备，可排出而不被发现。
虽然AD9630具有专用ESD保护电路，可能永久的损坏
发生在受到高能静电放电设备。因此，适当的ESD
预防措施建议，以避免性能下降或功能丧失。
警告！
ESD敏感器件
工作原理
的AD9630是宽的带宽，闭环，单位增益
缓冲区使用了一个新的电压反馈架构。
这种架构汇集了高带宽和高转换
率以及卓越的直流线性度。最先前的宽
缓存带宽利用所获得的带宽
这既牺牲直流线性度和频开环拓扑结构
昆西失真驱动时进入低负载阻抗。该
设计的高环路校正系数极大地提高直流线性
而不削弱earity和失真特性
带宽。这，与高压摆率相结合，导致
极低的失真在很宽的频率范围内。
该AD9630是一个很好的选择，来驱动高速和高
分辨率的模拟到数字转换器。它的输出级是DE-
签来驱动高速闪存转换器，很少或没有
串联电阻。内置的输出驱动电流升压器
有助于保持低失真。
直接连接到寄生或负载电容（ >7 pF）的
AD9630的输出会导致频率的峰值。小编
电阻器（R
S
）连接缓冲输出电容之间
略去负荷将否定这种效果。图1示出的最佳值
的R
S
为C的函数
L
以得到平坦的频率再
sponse 。图2示出了用于不同的频率响应
利用推荐容性负载
S
.
50
R
S
40
200
＆ QUOT ; R QUOT ;
C
L
R
系列
–
30
20
没有R
S
需要
当C
L
＆ LT ; 7pF的;
对于C
L
＆ GT ; 30pF的， ＆ QUOT ; R ＆ QUOT ;
可以省略
0
10
0
7
20
40
C
L
- pF的
60
80
100
图1.推荐
S
对丙
L
版本B
–3–
AD9630
2
1
频率响应 - 分贝
0
–1
–2
–3
–4
–5
–6
–7
–8
<0.1MHz
50pF
10pF
25pF
该装置的输出。为了避免这种情况发生时，电源
引线应拧紧（如适用） 。铁氧体磁珠
安装了钽电容与陶瓷电容之间会
达到同样的目的。
所有未使用的引脚（除可选的电源引脚）应
连接到地面，以减少引脚对引脚电容耦合
防止外部RF干扰。如果源和驱动
电子产品需要从“远程”操作（ > 1英寸
AD9630 ） ，在PC板线的阻抗进行匹配
与缓冲输入和输出电阻。基本微带
技术应该被观察到。
IN
和R
S
应连接
尽可能靠近AD9630越好。
100MHz
C
L
200MHz
300MHz
图2.频率响应对丙
L
与推荐
S
只有很少的脉冲过冲和振铃时， AD9630
可以驱动的电缆端接的情况下直接使用的输出
端接电阻器（R
S
） 。终端电阻（R
S
和R
IN
)
可以是标准的碳成分或微波类型。
匹配特性阻抗，高精度微波
的1 ％或更好的精度的电阻是优选的。
的AD9630应直接焊接到印刷电路板与
短短垂直净空越好。利用零插入
因为高效引脚插座是强烈反对
电感。使用这种类型的插座会导致峰值和
可能引起振荡。
+V
S
4.7 F
在脉冲模式下的应用，其中R
S
等于大约
12
,
高达50 pF的电容性负载来驱动微型
MAL建立时间降解。
该输出级具有短路保护接地。该
如果超过大约输出驱动器将关闭
瞬时汇或源电流为130毫安达到了。这
目前的水平保证了输出削波不会导致当
在高转换条件下驱动高容性负载，
虽然上述70毫安平均负载电流可降低器件
可靠性。
布局的注意事项
0.1 F
0.1 F
因的AD9630注意高频操作
电路板布局是必要的，以实现最佳的动态perfor-
曼斯。上的顶侧的两盎司铜接地平面
董事会建议;它应该包括尽可能多的电路板作为
可以适当的开口电源去耦钙
pacitors以及用于负载和源端接电阻， （见
图3）。
最佳建立时间和AC性能结果将是
实现了与表面安装0.1
F
电源去耦陶瓷
安装在50密耳相应的贴片电容
器件引脚与另一侧直接焊接到接地
平面。为了获得最佳的高分辨率（ <0.02 ％ ）稳定时间，了选购
tional电源引脚去耦如上图所示。
如果不使用可选的电源引脚，他们应该是
敞开。
如果表面安装电容器不能使用，引线式陶瓷
用导线小于30密耳长电容建议。
低频电源去耦是必要的，可
完成4.7
F
钽电容器安装在
0.5英寸的电源引脚。由于串联电感
这些电容的0.1互动
F
电容器和
电源引线，高频振荡可能会出现在
1
2 *
V
IN
R
IN
R
S
**
8
AD9630
6 *
5
V
OUT
0.1 F
0.1 F
4.7 F
–V
S
*看到插脚引线
**参见图1
图3. AD9630应用电路
–4–
版本B
QQ：2881677436 复制
