AD9516-4
目录
特点................................................. ............................................. 1
应用................................................. ...................................... 1
概述................................................ ......................... 1
功能框图............................................... ............... 1
修订历史................................................ ............................... 3
规格................................................. .................................... 4
电源要求............................................... 4 ........
PLL特征................................................ ...................... 4
时钟输入................................................ .................................. 6
时钟输出................................................ ............................... 6
时序特性................................................ ................ 7
时钟输出添加剂相位噪声（仅分发;
VCO分频器未使用） ............................................. ................. 8
时钟输出绝对相位噪声（ VCO内部使用） .... 9
时钟输出绝对时间抖动（时钟发生器
使用内部VCO ） .............................................. .................... 10
时钟输出绝对时间抖动（时钟清理
使用内部VCO ） .............................................. .................... 10
时钟输出绝对时间抖动（时钟发生器
使用外部VCXO ） .............................................. ................ 10
时钟输出添加剂时抖动（ VCO分频器
未使用） .............................. ...................................... 11
时钟输出添加剂时抖动（ VCO分频器使用） ..... 11
延迟块加时间抖动............................................. 12
串行控制端口............................................... ...................... 12
PD ， SYNC ，和RESET引脚........................................... .......... 13
LD ，地位， REFMON销............................................ ........ 13
功耗................................................ ....................... 14
时序图................................................ ............................ 15
绝对最大额定值............................................... ........... 16
热阻................................................ .................... 16
ESD注意事项................................................ ................................ 16
引脚配置和功能描述........................... 17
典型性能特征........................................... 19
术语................................................. ................................... 25
详细框图............................................... ................. 26
工作原理............................................... ....................... 27
操作配置................................................ ...... 27
高频时钟分配-CLK或外部
VCO >1600兆赫............................................... .................... 27
内置VCO和时钟分配................................. 29
第0版|第84 2
时钟分配或外部VCO <1600兆赫............ 31
锁相环（PLL） ........................................... ......... 33
配置PLL的.............................................. ........ 33
相位频率检测器（ PFD ） ........................................ 33
电荷泵（ CP ） ............................................. .................... 34
片内VCO .............................................. .......................... 34
外部PLL环路滤波器.............................................. ......... 34
PLL参考输入............................................... .............. 34
参考切换................................................ ............. 35
参考分频器 ............................................... ................ 35
VCXO / VCO反馈分频器N： P，A ， B，R ..................... 35
数字锁定检测（ DLD ） ............................................ ........... 37
模拟锁定检测（ ALD ） ............................................ ....... 37
电流源数字锁定检测（ DLD ） ....................... 37
外置VCXO / VCO时钟输入（ CLK / CLK ） ................ 37
缓缴................................................. ................................. 38
手动保持模式............................................... ......... 38
自动/内部保持模式.................................... 38
频率状态监控............................................... .... 39
VCO校准................................................ .................... 40
时钟分配................................................ ..................... 41
内部VCO或外部CLK为时钟源............... 41
CLK和VCO直接到LVPECL输出........................... 41
时钟分频............................................... ...... 42
VCO分频器................................................ ........................... 42
通道分频器， LVPECL输出................................. 42
通道分频器- LVDS / CMOS输出........................ 44
同步输出同步功能................... 47
时钟输出................................................ ......................... 49
LVPECL输出： OUT0至OUT5 ..................................... 49
LVDS / CMOS输出： OUT6到OUT9 ............................. 50
复位方式................................................ ................................ 50
上电复位，启动条件当V
S
Is
应用................................................. ................................... 50
通过RESET引脚............................. 50异步复位
通过0x00<5>软复位.............................................. ............ 50
掉电模式.............................................. .................... 50
芯片掉电通过PD ............................................ ........ 50
PLL掉电.............................................. ..................... 51
分布掉电.............................................. ...... 51
QQ：2881677436 复制
