【1.6 GHz的时钟分配IC ，分频器，延迟调整，三路输出AD9514特点1.6 GHz差分时钟输入】,IC型号AD9514BCPZ,AD9514BCPZ PDF资料,AD9514BCPZ经销商,ic,电子元器件-51电子网

1.6 GHz的时钟分配IC ，

分频器，延迟调整，三路输出

AD9514

特点

1.6 GHz差分时钟输入

3可编程分频器

除以在范围1跳转到32

相对于选择粗延迟调整

2个独立的1.6 GHz的LVPECL时钟输出

添加剂宽带输出抖动225 fs的有效值

1个独立的800兆赫/ 250MHz的LVDS / CMOS时钟输出

添加剂宽带输出抖动300 FS RMS / 290 FS RMS

时间延迟至10纳秒

设备配置有4个电平逻辑引脚

节省空间的32引脚LFCSP封装

功能框图

RSET

GND

AD9514

/1. . . /32

LVPECL

OUT0

OUT0B

LVPECL

CLK

CLKB

/1. . . /32

OUT1

OUT1B

LVDS / CMOS

OUT2

SYNCB

/1. . . /32

OUT2B

应用

低抖动，低相位噪声时钟分配

时钟高速ADC ， DAC的， DDS中， DDC的，公爵， MxFEs

高性能无线收发器

高性能仪器仪表

宽带基础设施

吃

安装逻辑

05596-001

VREF

S10

图1 。

概述

在AD9514拥有多路输出时钟分配IC在

设计强调低抖动和相位噪声，最大限度

数据转换器的性能。与其他要求苛刻的应用

相位噪声和抖动要求也受益于本部分。

有三个独立的时钟输出。两个输出的

是LVPECL和第三输出可设置为LVDS或

CMOS电平。 LVPECL输出工作于1.6 GHz的，而

第三个输出工作在800 MHz的LVDS模式，并

250兆赫的CMOS模式。

每个输出都具有可编程除法器，可以被设置为

用整数从1到32的选定的一组划分

一个时钟输出的相对相位与其它时钟输出可

可以通过一个分频器相位选择功能在作为装置设定

粗定时调整。

该LVDS / CMOS输出设有三个延迟元件

可选择的满量程延迟值（1.5纳秒， 5毫微秒，和10纳秒），每个

与16级微调。

的AD9514不需要外部控制器

操作或设置。该装置通过以下方式编程

11引脚使用4-电平逻辑（ S0到S10）。编程引脚

内部偏置到 V

。 VREF引脚提供了一个级别

. V

（3.3V ）和GND（ 0V）提供另外两个逻辑电平。

该AD9514非常适合数据转换器时钟

应用中最大的变频器性能

通过编码信号与亚皮秒抖动来实现。

该AD9514是采用32引脚LFCSP封装，并从工作

采用3.3 V单电源。温度范围为-40 ° C至+ 85°C 。

第0版

信息ADI公司提供的被认为是准确和可靠。然而，没有

责任承担ADI公司供其使用，也为专利或其他任何侵权行为

第三方可能导致其使用的权利。规格如有变更，恕不另行通知。没有

获发牌照以暗示或其他方式ADI公司的任何专利或专利权。

商标和注册商标均为其各自所有者的财产。

一个技术的方式， P.O. 9106箱，诺伍德，MA 02062-9106 ， U.S.A.

联系电话： 781.329.4700

www.analog.com

传真： 781.461.3113

AD9514

特点................................................. ............................................. 1

应用................................................. ...................................... 1

功能框图............................................... ............... 1

概述................................................ ......................... 1

修订历史................................................ ............................... 2

规格................................................. .................................... 3

时钟输入................................................ .................................... 3

时钟输出................................................ ............................... 3

时序特性................................................ ................ 4

时钟输出相位噪声.............................................. ............ 5

时钟输出添加剂时抖动............................................. 8

SYNCB ，VREF和设置引脚........................................... ...... 10

电源................................................. ........................................... 10

时序图................................................ ............................ 11

绝对最大额定值............................................... ........... 12

热特性................................................ ............ 12

ESD注意事项................................................ ................................ 12

引脚配置和功能描述........................... 13

术语................................................. ................................... 14

典型性能特征........................................... 15

功能说明................................................ .................. 18

总体................................................. ......................................... 18

CLK ， CLKB差分时钟输入................................... 18

同步................................................. ......................... 18

上电SYNC .............................................. ...................... 18

SYNCB ................................................. .................................... 18

SET

电阻................................................. ............................... 19

VREF ................................................. ........................................... 19

安装配置................................................ ................... 19

分频器相位偏移............................................... ................... 22

延迟块................................................ ................................. 22

输出................................................. ....................................... 23

电源................................................ ............................... 23

裸露金属焊盘............................................... ............ 24

电源管理................................................ ................... 24

应用................................................. .................................... 25

利用AD9514输出的ADC时钟应用.... 25

LVPECL时钟分配............................................... ...... 25

LVDS时钟分配............................................... ........... 26

CMOS时钟分配............................................... ......... 26

设置引脚（ S0至S10 ） ........................................... ..................... 26

电源和接地注意事项和电源

拒绝................................................. ..................................... 26

相位噪声和抖动测量设置........................... 27

外形尺寸................................................ ....................... 28

订购指南................................................ .......................... 28

修订历史

7月5日 - 修订版0 ：初始版

第0版|第28 2

AD9514

特定网络阳离子

典型（典型值），给出了V

= 3.3 V± 5 ％，T

= 25 ° C，R

SET

= 4.12千欧， LVPECL V

= 790毫伏，除非另有说明。最小（MIN）

和最高（最大）值给出了整个V

和T

（ -40 ° C至+ 85°C ）的变化。

时钟输入

表1中。

参数

时钟输入（ CLK ）

输入频率

输入灵敏度

输入共模电压，V

输入共模范围，V

CMR

输入灵敏度，单端

输入阻抗

输入电容

民

1.5

1.3

4.0

典型值

最大

1.6

单位

GHz的

mV的P-P

kΩ

测试条件/评论

150

1.6

150

4.8

1.7

1.8

5.6

自偏置;使交流耦合

200 mV的P-P信号应用;直流耦合

CLK交流耦合; CLKB交流旁路到RF接地

自偏置

1 V / ns的压摆率要求达到的抖动，相位噪声和传播延迟规格。

时钟输出

表2中。

参数

LVPECL时钟输出

（ OUT0 ， OUT1 ）差

输出频率

输出高电压（V

)

输出低电压（V

)

输出的差分电压（V

)

LVDS时钟输出

（OUT2 ）差分

输出频率

差分输出电压（V

)

台达V

输出失调电压（V

)

台达V

短路电流（I

, I

)

CMOS时钟输出

（ OUT2 ）单端

输出频率

输出电压高（V

)

输出电压低（V

)

民

典型值

最大

单位

测试条件/评论

终止= 50 Ω到V

2 V

1.1

1.90

640

0.96

1.76

790

1.6

0.82

1.52

960

GHz的

终止= 100 Ω差分

250

1.125

350

1.23

800

450

1.375

兆赫

0.1

250

0.1

兆赫

输出短路到GND

单端测量;终端开放

对互补输出（ OUT2B ）

5 pF负载

@ 1 mA负载

第0版|第28 3

AD9514

时序特性

CLK输入的转换速率为1伏/毫微秒或更大。

表3中。

参数

LVPECL

输出上升时间，t

输出下降时间，t

传播延迟，T

PECL

， CLK- TO- LVPECL输出

除数= 1

除数= 2 - 32

随温度的变化

输出偏斜， LVPECL

OUT0到OUT1在同一部位，T

SKP 1

这两个LVPECL输出跨多个零件，T

SKP_AB 2

同样的LVPECL输出跨多个零件，T

SKP_AB2

LVDS

输出上升时间，t

输出下降时间，t

传播延迟，T

LVDS

， CLK- TO- LVDS输出

除数= 1

除数= 2 - 32

随温度的变化

输出偏斜， LVDS

LVDS输出跨多个零件，T

SKV_AB2

CMOS

输出上升时间，t

输出下降时间，t

传播延迟，T

CMOS

， CLK- TO- CMOS OUT

除数= 1

除数= 2 - 32

随温度的变化

输出偏斜， CMOS

CMOS输出跨多个零件，T

SKC_AB2

LVPECL至LVDS输出

输出延迟，T

SKV_C

LVPECL - TO- CMOS OUT

输出延迟，T

SKV_C

延迟调整（ OUT2 ; LVDS和CMOS ）

S0 = 1/3

零刻度延迟时间

零标度随温度的变化

满量程延时

满量程随温度的变化

S0 = 2/3

零刻度延迟时间

零标度随温度的变化

满量程延时

满量程随温度的变化

民

典型值

355

395

480

530

0.5

最大

100

635

710

单位

PS /°C的

可选延时关闭

230

650

1.10

1.15

1.45

1.50

865

990

1.75

1.80

PS /°C的

可选延时关闭

300

560

700

790

970

950

1150

B输出翻转;终止=开

20 ％至80％ ;

负载

= 3 pF的单端

80 ％至20％ ;

负载

= 3 pF的单端

可选延时关闭

终止= 100 Ω差分， 3.5毫安

20％到80％，测得的差动

80 ％到20％，测得的差动

可选延时关闭

测试条件/评论

终止= 50 Ω到V

2 V

20％到80％，测得的差动

80 ％到20％，测得的差动

+55

125

350

1.55

1.60

200

210

1.00

1.05

1.25

1.30

0.9

0.34

0.20

1.7

0.38

0.45

0.31

5.9

1.3

PS /°C的

第0版|第28 4

AD9514

参数

S0 = 1

零刻度延迟时间

零标度随温度的变化

满量程延时

满量程随温度的变化

线性度， DNL

线性度， INL

民

典型值

0.56

0.47

11.4

0.2

最大

单位

PS /°C的

最低位

测试条件/评论

这是一个单一的设备在相同的电压和温度下操作中的任何两个相似的延迟路径之间的差异。

这是跨越在相同的电压和温度下操作的多个设备中的任何两个相似的延迟路径之间的差异。

增加的延迟;不包括传播延迟。

时钟输出相位噪声

CLK输入的转换速率为1伏/毫微秒或更大。

表4 。

参数

CLK- TO- LVPECL附加相位噪声

CLK = 622.08兆赫， OUT = 622.08兆赫

除数= 1

@ 10 Hz的偏差

@ 100赫兹的偏移

@ 1 kHz偏置

@ 10 kHz偏置

@ 100 kHz偏置

>1 MHz偏移

CLK = 622.08兆赫， OUT = 155.52兆赫

除数= 4

@ 10 Hz的偏差

@ 100赫兹的偏移

@ 1 kHz偏置

@ 10 kHz偏置

@ 100 kHz偏置

>1 MHz偏移

CLK = 622.08兆赫， OUT = 38.88 MHz的

除数= 16

@ 10 Hz的偏差

@ 100赫兹的偏移

@ 1 kHz偏置

@ 10 kHz偏置

@ 100 kHz偏置

>1 MHz偏移

CLK = 491.52兆赫， OUT = 61.44 MHz的

除数= 8

@ 10 Hz的偏差

@ 100赫兹的偏移

@ 1 kHz偏置

@ 10 kHz偏置

@ 100 kHz偏置

>1 MHz偏移

民

典型值

最大

单位

测试条件/评论

125

132

140

148

153

154

dBc的/赫兹

128

140

148

155

161

dBc的/赫兹

135

145

158

165

166

dBc的/赫兹

131

142

153

160

165

dBc的/赫兹

第0版|第28 5