a
特点
标准产品
44.736Mbps的DS- 3
51.84 Mbps的- STS- 1
155.52 Mbps的- STS-3或STM-1的
接受NRZ数据，无前导码所需
恢复时钟和重定时数据输出
锁相环型时钟恢复，没有水晶
需要
随机抖动： 20峰 - 峰值
图案抖动：几乎消除
10KH ECL兼容
单电源供电： -5.2 V或5 V
宽工作温度范围： -40°C至+ 85°C
时钟恢复和数据重定时
锁相环
AD800/AD802*
功能框图
C
D
数据
输入
DET
补偿
零
∑
环
滤波器
VCO
f
DET
重定时
设备
回收
时钟
产量
重定时
数据
产量
AD800/AD802
压裂
产量
产品说明
的AD800和AD802采用二阶锁相环
循环结构来进行时钟恢复和数据重定时
在非归零，NRZ数据。此架构是
能够支持20 Mbps和160之间的数据传输速率
Mbps的。此处所描述的产品已定义的工作
标准电信比特率。 45 Mbps的DS- 3和
52 Mbps的STS-1是由AD800-45支撑并
AD800-52分别。 155 Mbps的STS - 3或STM -1
由AD802-155支持。
不像其他基于PLL的时钟恢复电路，这些设备
不要求前序部分或外部VCXO锁定到
输入数据。使用该电路取得的频率和相位锁定
两个控制环路。的频率捕获控制环路
最初取得的输入数据的时钟频率。该
锁相环然后获取输入数据的相位，并
确保输出信号的相位跟踪变化的
输入数据的相位。该电路的环路阻尼
取决于用户选择的电容值;这个定义
抖动峰值性能和影响采集时间。该
设备展示0.08分贝抖动峰值，并获得锁定
在4随机或加扰的数据
×
10
5
位周期时
使用5的阻尼因子。
在采集过程中的频率检测器的过程中
提供了频率采集（ FRAC）信号
表示该设备还没有被锁定到输入数据。
这个信号是一系列脉冲的发生在周期的分
的输入数据和合成的时钟信号之间的打滑。
一旦电路已经获得频率锁定无脉冲发生
压裂输出。
在该装置中包含一个精确地修整VCO的
省去了外部元件，用于设置中心
频率，以及需要修剪的那些组件。该
VCO提供内部时钟输出
±
该装置中心的20％
频率在没有输入数据。
的AD800和AD802展品几乎没有抖动的模式，由于
该专利相位检测器的性能。总回路
抖动是20°的峰 - 峰值。抖动带宽由掩模决定
可编程小数环路带宽。该AD800 ，用于
数据传输速率< 90 Mbps的，在设计时的额定循环
带宽的中心频率的0.1％。该AD802 ，用
对于超过90 Mbps的数据率，具有的环路带宽
0.08％的中心频率。
所有设备的操作与单个+5 V或-5.2 V单电源供电。
*受保护
由美国专利号5027085 。
版本B
信息ADI公司提供的被认为是准确和
可靠的。但是，没有责任承担由Analog Devices其
使用，也不对第三方专利或其他权利的任何侵犯
这可能是由于它的使用。没有获发牌照以暗示或
否则，在ADI公司的任何专利或专利权。
一个技术的方式， P.O. 9106箱，诺伍德，MA 02062-9106 ， U.S.A.
联系电话： 617 / 329-4700
传真： 617 / 326-8703
AD800/AD802–SPECIFICATIONS
参数
1
条件
标称中心频率
工作温度
范围（T
民
给T
最大
)
跟踪范围
捕捉范围
静态相位误差
ρ
= 1, T
A
= +25°C,
V
EE
= –5.2 V
ρ
=1
t
RCS
（图1）
t
SU
（图1）
0.2
级
B级
–40
43
43
2
3
(V
EE
= V
民
到V
最大
, V
CC
= GND ，T
A
= T
民
给T
最大
，环阻尼
因子= 5，除非另有说明）
民
AD800-52BR
典型值
最大
51.84
85
45.5
45.5
10
11.5
1
0.2
–40
49
49
2
3
0.6
85
53
53
10
11.5
1
0.2
2.06
240
240
2
2.5
2.5
2,500
4.7
4.7
3.5
5.4
5.4
3,000
0
–40
155
155
14
18
0.8
2.37
240
9.7
9.7
AD802-155KR/BR
民
典型值
最大
155.52
70
85
156
156
30
37
1
单位
兆赫
°C
°C
Mbps的
Mbps的
度
度
ns
ns
比特周期
度RMS
度RMS
度RMS
单位间隔
单位间隔
单位间隔
单位间隔
单位间隔
单位间隔
单位间隔
单位间隔
单位间隔
单位间隔
AD800-45BQ
民
典型值
最大
44.736
恢复时钟SKEW
建立时间
TRANSITIONLESS数据运行
输出抖动
0.6
ρ
=1
2
7
-1 PRN序列
2
23
-1 PRN序列
F = 10赫兹
F = 2.3千赫
F = 30千赫
F = 1 MHz的
F = 30赫兹
F = 300赫兹
F = 2千赫
F = 20千赫
F = 6.5千赫
F = 65千赫
6.5
0.47
0.47
2
2.5
2.5
2,500
4.7
4.7
抖动容限
830
83
7.4
0.47
2.0
0.26
7.6
0.9
抖动转移
阻尼系数
电容C
D
ζ
= 1 ，标称
ζ
= 5 ，标称
ζ
= 10 ，标称
高峰
ζ
= 1 ，标称
ζ
= 5 ，标称
ζ
= 10 ，标称
带宽
采集时间
ρ
= 1/2
T
A
= +25°C
V
EE
= –5.2 V
电源
电压（V
民
到V
最大
)
当前
输入电平
输入逻辑高电平，V
IH
输入逻辑低电平，V
IH
输出电压电平
输出逻辑高电平，V
OH
输出逻辑低电平，V
OL
输入电流电平
输入逻辑高，我
IH
输入逻辑低电平时，我
IL
输出转换时代
上升时间（T
R
)
下降时间（T
F
)
对称
恢复时钟输出
8.2
0.22
0.82
T
A
= + 25 ° C，V
EE
= –5.2 V
T
A
= + 25 ° C，V
EE
= –5.2 V
T
A
= + 25 ° C，V
EE
= –5.2 V
2
0.08
0.02
45
1
×
10
4
3
×
10
5
8
×
10
5
8
×
10
5
–5.2
125
–5.5
170
180
–4.5
6.8
0.15
0.68
2
0.08
0.02
52
1
×
10
4
3
×
10
5
8
×
10
5
8
×
10
5
–5.2
125
–5.5
170
180
–4.5
2.2
0.047
0.22
2
0.08
0.02
130
nF
F
F
dB
dB
dB
千赫
ζ
=1
ζ
=5
ζ
= 10
T
A
= +25°C
–4.5
T
A
= + 25 ° C，V
EE
= –5.2 V
T
A
= +25°C
–1.084
–1.95
T
A
= +25°C
–1.084
–1.95
T
A
= +25°C
1.5
×
10
4
比特周期
4
×
10
5
8
×
10
5
比特周期
1.4
×
10
6
比特周期
–5.2
140
–5.5
180
205
伏
mA
mA
–0.72 –1.084
–1.594 –1.95
–0.72
–1.60
125
80
–1.084
–1.95
–0.72 –1.084
–1.594 –1.95
–0.72
–1.60
125
80
0.75
0.75
1.5
1.5
55
45
0.75
0.75
–1.084
–1.95
-0.72伏
-1.594伏
–0.72
–1.60
125
80
1.5
1.5
55
伏
伏
A
A
ns
ns
%
T
A
= +25°C
20%–80%
80%–20%
ρ
= 1/2, T
A
= +25°C
V
EE
= –5.2 V
45
0.75
0.75
1.5
1.5
55
45
笔记
1
参见术语表的参数定义。
特定网络阳离子如有更改，恕不另行通知。
–2–
版本B
AD800/AD802
绝对最大额定值*
热特性
电源电压。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 -6 V
输入电压（引脚16和引脚17至V
CC
) . . . . V
EE
至+300毫伏
最高结温
SOIC封装。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 + 150°C
陶瓷DIP封装。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 + 175℃
存储温度范围。 。 。 。 。 。 。 。 。 。 。 。 -65∞C至+ 150∞C
铅温度范围（焊接60秒） 。 。 。 。 。 。 。 + 300℃
ESD额定值
AD800 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 1500 V
AD802 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 1000 V
*条件超过上述“绝对最大额定值”，可能会导致
永久损坏设备。这是一个压力只有额定值。功能操作
该设备在这些或以上的任何其他条件在指定的
本规范的操作部分是不是暗示。暴露于绝对
最大额定条件长时间可能不利地影响器件的
可靠性。
θ
JC
SOIC封装
CERDIP套餐
22°C/W
25°C/W
θ
JA
75°C/W
90°C/W
使用散热器可根据操作需要
环境。
词汇表
最大和最小规范
最大和最小规格导致统计
的在多个设备和多个测试测量分析
系统。典型规格表示平均测量。
最大和最小规格都加入计算
或减去从典型的适当的保护频带
规范。设备到设备性能的变化和测试
系统到测试系统的变化向各个保护频带。
标称中心频率
DATAOUT 50 ％
（ 2脚）
这是频率的压控振荡器将在无输入操作
信号存在和循环阻尼电容C
D
，短路。
建立时间
CLKOUT 50 ％
（引脚5 ）
跟踪范围
恢复时钟
歪斜，
t
RCS
t
SU
这是输入数据速率的范围在其上的PLL将
留在锁。
捕捉范围
图1.恢复时钟偏移和设置
（见上一页）
引脚说明
这是输入数据速率的范围在其上的PLL可以
获得锁。
静态相位误差
数
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
助记符
DATAOUT
DATAOUT
V
CC2
CLKOUT
CLKOUT
V
EE
V
EE
V
CC1
AV
EE
ASUBST
CF
2
CF
1
AV
CC
V
CC1
V
EE
DATAIN
DATAIN
SUBST
压裂
压裂
描述
差重定时数据输出
差重定时数据输出
数字地
差分恢复时钟输出
差分恢复时钟输出
数字V
EE
数字V
EE
数字地
模拟V
EE
模拟基板
环阻尼电容输入
环阻尼电容输入
模拟地
数字地
数字V
EE
差分数据输入
差分数据输入
数码底
差分频率采集
指示器输出
差分频率采集
指示器输出
这是稳态相位差，以度为单位的
恢复的时钟采样边沿和最佳采样
瞬间，它被假定为中途上升和间
一个数据位的下降沿。的信号之间的门延迟该
定义静态相位误差，和IC输入和输出信号
禁止直接测量静态相位误差。
数据转换密度，
这是数据转换的数量的量度，从“0”到
“1” ，并从“1 ”变为“0 ”，在许多个时钟周期。
ρ
是比
(0
≤ ρ ≤
数据转换到时钟周期1） 。
抖动
这是从数字信号边缘上的动态位移
其长期平均水平的位置，以度RMS测量，或
单位间隔（ UI）。抖动的输入数据可引起动态
在恢复的时钟采样边沿的相位误差。上的抖动
恢复时钟的抖动造成的重定时数据。
输出抖动
这是在重新定时数据的抖动，以度为有效值时，由于一
特定图案或一些伪随机输入数据序列
（ PRN序列） 。
抖动容限
抖动容限是PLL的能力来跟踪一个战战兢兢的措施
输入数据信号。抖动的输入数据是作为最好的思想
相位调制，并且通常是在单位时间间隔中指定。
订购指南
设备
AD800-45BQ
AD800-52BR
AD802-155BR
AD802-155KR
版本B
中心频率
44.736兆赫
51.84 MHz的
155.52兆赫
155.52兆赫
小数循环
带宽
描述
0.1%
0.1%
0.08%
0.08%
20引脚CERDIP
20引脚塑封SOIC
20引脚塑封SOIC
20引脚塑封SOIC
–3–
工作温度
-40 ° C至+ 85°C
-40 ° C至+ 85°C
-40 ° C至+ 85°C
0 ° C至+ 70°C
封装选项
Q-20
R-20
R-20
R-20
AD800/AD802
该PLL必须提供用于跟踪此相位的时钟信号
调制，以便准确地重新定时抖动数据。为了
对VCO的输出进行相位调制，跟踪
输入抖动，有的调制信号必须在产生
相位检测器的输出（参见图21） 。该
从相位检测器输出的调制只能是
由数据输入端和时钟之间的相位误差产生的
输入。因此，在PLL不能完全跟踪抖动数据。
然而，相位误差的大小取决于增益
围绕该环路。在低频段的集成提供了非常
高增益，因而非常大的抖动可以用小被跟踪
输入的数据和恢复的时钟之间的相位误差。在
频率接近环路带宽的增益
积分要小得多，并且因此较少的输入抖动可以是
耐受性。该PLL数据输出将具有一个比特错误率小于
1比10
–10
当在锁定和重新定时的输入数据具有
指定的抖动施加到其上。
抖动转移
对称
对称的计算公式为（时间100 ） /周期，其中，上
时间等于时钟信号大于所述时间
它的“0 ”电平，它的“ 1 ”电平之间的中间点。
误码率与信噪比
的AD800和AD802被设计成与标准操作
电致化学发光信号，在数据输入端的电平。虽然不推荐
谁料，较小的输入信号是可以容忍的。图8 ，图14，和
20示出了误码率特性与输入信号对
噪比为全900 mV的电致化学发光输入信号幅度，并
下降80 mV至20 mV的幅度。宽带扩增
突地噪声相加的数据信号，如图
2.全ECL和80 mV的信号给几乎indistinguish-
能的结果。在20 mV的信号也提供了足够的perfor-
曼斯在锁定的时候，但信号采集可能会被削弱。
动力
合
∑
迪FF erential
信号
来源
0.47F
50
DATA IN
D.U.T.
AD800/AD802
0.47F
50
DATA IN
动力
合
动力
分离器
GND
滤波器
100MHz的 - AD802-155
为33MHz - AD800-52
75
1.0F
180
锁相环具有低通滤波器响应于抖动施加到
它的输入数据。
带宽
这说明在该PLL的频率信号被衰减
3分贝正弦输入抖动。
高峰
∑
这描述了在分贝PLL的最大抖动增益。
阻尼系数，
ζ
描述，PLL将如何跟踪的输入信号的相位
步骤。更大的价值
ζ
对应于更少的过冲
锁相环响应于相位步骤。
ζ
在第二个标准不变
–5.2V
订单反馈系统。
采集时间
噪音
来源
这是瞬时时间，在比特周期，需要测定
锁相环从它的自由运行状态对输入数据进行锁。
图2.误码率与信噪比测试：
框图
使用本AD800及AD802系列
地平面
输电线路
使用一个接地平面上的，用于连接模拟和
数字地建议。输出信号灵敏度
电源噪声（ PECL配置，图22 ）小
使用一个接地层使用单独的模拟时比和
数字地平面。
电源连接
使用50
传输线被推荐用于DATAIN ，
CLKOUT ， DATAOUT ，和压裂信号。
终端
采用了10
F
V的钽电容
EE
和地面
推荐使用。
使用0.1
F
IC电源之间或陶瓷电容器
基板引脚和接地建议。电源
去耦应在尽可能靠近IC越好。
参见原理图，图22和图26 ，为劝
连接。
IC的输出信号的灵敏度（ PECL配置，
图22） ，以高频电源噪声（在2的
标称数据速率），可以通过该连接可以减少
AV信号
CC
和V
CC1
，并增加了一个旁路网络。
旁路网络中需要考虑的类型取决于噪声
公差要求。更复杂的绕过网络方案
容忍更高的电源噪声水平。参阅图23
24旁路方案和电源灵敏度
曲线。
端接电阻应该用于DATAIN ， CLKOUT ，
DATAOUT ，和压裂信号。金属，厚膜， 1 ％容差
电阻建议。终端电阻为
DATAIN信号应置于尽可能接近的
DATAIN引脚。
从V连接
EE
导致电阻DATAIN ， DATA-
OUT ，压裂和CLKOUT信号应该是个人，而不是
菊花链式连接。这将避免串扰对这些信号。
环阻尼电容C
D
陶瓷电容器可用于环路阻尼
电容。
输入缓冲器
使用的输入缓冲器，例如10H116线路接收器集成电路的，是
建议对于其中DATAIN信号不应用
直接来自一个ECL门，或在噪声抑制能力上
在DATAIN信号是一个问题。
–4–
版本B
a
特点
标准产品
44.736Mbps的DS- 3
51.84 Mbps的- STS- 1
155.52 Mbps的- STS-3或STM-1的
接受NRZ数据，无前导码所需
恢复时钟和重定时数据输出
锁相环型时钟恢复，没有水晶
需要
随机抖动： 20峰 - 峰值
图案抖动：几乎消除
10KH ECL兼容
单电源供电： -5.2 V或5 V
宽工作温度范围： -40°C至+ 85°C
时钟恢复和数据重定时
锁相环
AD800/AD802*
功能框图
C
D
数据
输入
DET
补偿
零
∑
环
滤波器
VCO
f
DET
重定时
设备
回收
时钟
产量
重定时
数据
产量
AD800/AD802
压裂
产量
产品说明
的AD800和AD802采用二阶锁相环
循环结构来进行时钟恢复和数据重定时
在非归零，NRZ数据。此架构是
能够支持20 Mbps和160之间的数据传输速率
Mbps的。此处所描述的产品已定义的工作
标准电信比特率。 45 Mbps的DS- 3和
52 Mbps的STS-1是由AD800-45支撑并
AD800-52分别。 155 Mbps的STS - 3或STM -1
由AD802-155支持。
不像其他基于PLL的时钟恢复电路，这些设备
不要求前序部分或外部VCXO锁定到
输入数据。使用该电路取得的频率和相位锁定
两个控制环路。的频率捕获控制环路
最初取得的输入数据的时钟频率。该
锁相环然后获取输入数据的相位，并
确保输出信号的相位跟踪变化的
输入数据的相位。该电路的环路阻尼
取决于用户选择的电容值;这个定义
抖动峰值性能和影响采集时间。该
设备展示0.08分贝抖动峰值，并获得锁定
在4随机或加扰的数据
×
10
5
位周期时
使用5的阻尼因子。
在采集过程中的频率检测器的过程中
提供了频率采集（ FRAC）信号
表示该设备还没有被锁定到输入数据。
这个信号是一系列脉冲的发生在周期的分
的输入数据和合成的时钟信号之间的打滑。
一旦电路已经获得频率锁定无脉冲发生
压裂输出。
在该装置中包含一个精确地修整VCO的
省去了外部元件，用于设置中心
频率，以及需要修剪的那些组件。该
VCO提供内部时钟输出
±
该装置中心的20％
频率在没有输入数据。
的AD800和AD802展品几乎没有抖动的模式，由于
该专利相位检测器的性能。总回路
抖动是20°的峰 - 峰值。抖动带宽由掩模决定
可编程小数环路带宽。该AD800 ，用于
数据传输速率< 90 Mbps的，在设计时的额定循环
带宽的中心频率的0.1％。该AD802 ，用
对于超过90 Mbps的数据率，具有的环路带宽
0.08％的中心频率。
所有设备的操作与单个+5 V或-5.2 V单电源供电。
*受保护
由美国专利号5027085 。
版本B
信息ADI公司提供的被认为是准确和
可靠的。但是，没有责任承担由Analog Devices其
使用，也不对第三方专利或其他权利的任何侵犯
这可能是由于它的使用。没有获发牌照以暗示或
否则，在ADI公司的任何专利或专利权。
一个技术的方式， P.O. 9106箱，诺伍德，MA 02062-9106 ， U.S.A.
联系电话： 617 / 329-4700
传真： 617 / 326-8703
AD800/AD802–SPECIFICATIONS
参数
1
条件
标称中心频率
工作温度
范围（T
民
给T
最大
)
跟踪范围
捕捉范围
静态相位误差
ρ
= 1, T
A
= +25°C,
V
EE
= –5.2 V
ρ
=1
t
RCS
（图1）
t
SU
（图1）
0.2
级
B级
–40
43
43
2
3
(V
EE
= V
民
到V
最大
, V
CC
= GND ，T
A
= T
民
给T
最大
，环阻尼
因子= 5，除非另有说明）
民
AD800-52BR
典型值
最大
51.84
85
45.5
45.5
10
11.5
1
0.2
–40
49
49
2
3
0.6
85
53
53
10
11.5
1
0.2
2.06
240
240
2
2.5
2.5
2,500
4.7
4.7
3.5
5.4
5.4
3,000
0
–40
155
155
14
18
0.8
2.37
240
9.7
9.7
AD802-155KR/BR
民
典型值
最大
155.52
70
85
156
156
30
37
1
单位
兆赫
°C
°C
Mbps的
Mbps的
度
度
ns
ns
比特周期
度RMS
度RMS
度RMS
单位间隔
单位间隔
单位间隔
单位间隔
单位间隔
单位间隔
单位间隔
单位间隔
单位间隔
单位间隔
AD800-45BQ
民
典型值
最大
44.736
恢复时钟SKEW
建立时间
TRANSITIONLESS数据运行
输出抖动
0.6
ρ
=1
2
7
-1 PRN序列
2
23
-1 PRN序列
F = 10赫兹
F = 2.3千赫
F = 30千赫
F = 1 MHz的
F = 30赫兹
F = 300赫兹
F = 2千赫
F = 20千赫
F = 6.5千赫
F = 65千赫
6.5
0.47
0.47
2
2.5
2.5
2,500
4.7
4.7
抖动容限
830
83
7.4
0.47
2.0
0.26
7.6
0.9
抖动转移
阻尼系数
电容C
D
ζ
= 1 ，标称
ζ
= 5 ，标称
ζ
= 10 ，标称
高峰
ζ
= 1 ，标称
ζ
= 5 ，标称
ζ
= 10 ，标称
带宽
采集时间
ρ
= 1/2
T
A
= +25°C
V
EE
= –5.2 V
电源
电压（V
民
到V
最大
)
当前
输入电平
输入逻辑高电平，V
IH
输入逻辑低电平，V
IH
输出电压电平
输出逻辑高电平，V
OH
输出逻辑低电平，V
OL
输入电流电平
输入逻辑高，我
IH
输入逻辑低电平时，我
IL
输出转换时代
上升时间（T
R
)
下降时间（T
F
)
对称
恢复时钟输出
8.2
0.22
0.82
T
A
= + 25 ° C，V
EE
= –5.2 V
T
A
= + 25 ° C，V
EE
= –5.2 V
T
A
= + 25 ° C，V
EE
= –5.2 V
2
0.08
0.02
45
1
×
10
4
3
×
10
5
8
×
10
5
8
×
10
5
–5.2
125
–5.5
170
180
–4.5
6.8
0.15
0.68
2
0.08
0.02
52
1
×
10
4
3
×
10
5
8
×
10
5
8
×
10
5
–5.2
125
–5.5
170
180
–4.5
2.2
0.047
0.22
2
0.08
0.02
130
nF
F
F
dB
dB
dB
千赫
ζ
=1
ζ
=5
ζ
= 10
T
A
= +25°C
–4.5
T
A
= + 25 ° C，V
EE
= –5.2 V
T
A
= +25°C
–1.084
–1.95
T
A
= +25°C
–1.084
–1.95
T
A
= +25°C
1.5
×
10
4
比特周期
4
×
10
5
8
×
10
5
比特周期
1.4
×
10
6
比特周期
–5.2
140
–5.5
180
205
伏
mA
mA
–0.72 –1.084
–1.594 –1.95
–0.72
–1.60
125
80
–1.084
–1.95
–0.72 –1.084
–1.594 –1.95
–0.72
–1.60
125
80
0.75
0.75
1.5
1.5
55
45
0.75
0.75
–1.084
–1.95
-0.72伏
-1.594伏
–0.72
–1.60
125
80
1.5
1.5
55
伏
伏
A
A
ns
ns
%
T
A
= +25°C
20%–80%
80%–20%
ρ
= 1/2, T
A
= +25°C
V
EE
= –5.2 V
45
0.75
0.75
1.5
1.5
55
45
笔记
1
参见术语表的参数定义。
特定网络阳离子如有更改，恕不另行通知。
–2–
版本B
AD800/AD802
绝对最大额定值*
热特性
电源电压。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 -6 V
输入电压（引脚16和引脚17至V
CC
) . . . . V
EE
至+300毫伏
最高结温
SOIC封装。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 + 150°C
陶瓷DIP封装。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 + 175℃
存储温度范围。 。 。 。 。 。 。 。 。 。 。 。 -65∞C至+ 150∞C
铅温度范围（焊接60秒） 。 。 。 。 。 。 。 + 300℃
ESD额定值
AD800 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 1500 V
AD802 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 1000 V
*条件超过上述“绝对最大额定值”，可能会导致
永久损坏设备。这是一个压力只有额定值。功能操作
该设备在这些或以上的任何其他条件在指定的
本规范的操作部分是不是暗示。暴露于绝对
最大额定条件长时间可能不利地影响器件的
可靠性。
θ
JC
SOIC封装
CERDIP套餐
22°C/W
25°C/W
θ
JA
75°C/W
90°C/W
使用散热器可根据操作需要
环境。
词汇表
最大和最小规范
最大和最小规格导致统计
的在多个设备和多个测试测量分析
系统。典型规格表示平均测量。
最大和最小规格都加入计算
或减去从典型的适当的保护频带
规范。设备到设备性能的变化和测试
系统到测试系统的变化向各个保护频带。
标称中心频率
DATAOUT 50 ％
（ 2脚）
这是频率的压控振荡器将在无输入操作
信号存在和循环阻尼电容C
D
，短路。
建立时间
CLKOUT 50 ％
（引脚5 ）
跟踪范围
恢复时钟
歪斜，
t
RCS
t
SU
这是输入数据速率的范围在其上的PLL将
留在锁。
捕捉范围
图1.恢复时钟偏移和设置
（见上一页）
引脚说明
这是输入数据速率的范围在其上的PLL可以
获得锁。
静态相位误差
数
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
助记符
DATAOUT
DATAOUT
V
CC2
CLKOUT
CLKOUT
V
EE
V
EE
V
CC1
AV
EE
ASUBST
CF
2
CF
1
AV
CC
V
CC1
V
EE
DATAIN
DATAIN
SUBST
压裂
压裂
描述
差重定时数据输出
差重定时数据输出
数字地
差分恢复时钟输出
差分恢复时钟输出
数字V
EE
数字V
EE
数字地
模拟V
EE
模拟基板
环阻尼电容输入
环阻尼电容输入
模拟地
数字地
数字V
EE
差分数据输入
差分数据输入
数码底
差分频率采集
指示器输出
差分频率采集
指示器输出
这是稳态相位差，以度为单位的
恢复的时钟采样边沿和最佳采样
瞬间，它被假定为中途上升和间
一个数据位的下降沿。的信号之间的门延迟该
定义静态相位误差，和IC输入和输出信号
禁止直接测量静态相位误差。
数据转换密度，
这是数据转换的数量的量度，从“0”到
“1” ，并从“1 ”变为“0 ”，在许多个时钟周期。
ρ
是比
(0
≤ ρ ≤
数据转换到时钟周期1） 。
抖动
这是从数字信号边缘上的动态位移
其长期平均水平的位置，以度RMS测量，或
单位间隔（ UI）。抖动的输入数据可引起动态
在恢复的时钟采样边沿的相位误差。上的抖动
恢复时钟的抖动造成的重定时数据。
输出抖动
这是在重新定时数据的抖动，以度为有效值时，由于一
特定图案或一些伪随机输入数据序列
（ PRN序列） 。
抖动容限
抖动容限是PLL的能力来跟踪一个战战兢兢的措施
输入数据信号。抖动的输入数据是作为最好的思想
相位调制，并且通常是在单位时间间隔中指定。
订购指南
设备
AD800-45BQ
AD800-52BR
AD802-155BR
AD802-155KR
版本B
中心频率
44.736兆赫
51.84 MHz的
155.52兆赫
155.52兆赫
小数循环
带宽
描述
0.1%
0.1%
0.08%
0.08%
20引脚CERDIP
20引脚塑封SOIC
20引脚塑封SOIC
20引脚塑封SOIC
–3–
工作温度
-40 ° C至+ 85°C
-40 ° C至+ 85°C
-40 ° C至+ 85°C
0 ° C至+ 70°C
封装选项
Q-20
R-20
R-20
R-20
AD800/AD802
该PLL必须提供用于跟踪此相位的时钟信号
调制，以便准确地重新定时抖动数据。为了
对VCO的输出进行相位调制，跟踪
输入抖动，有的调制信号必须在产生
相位检测器的输出（参见图21） 。该
从相位检测器输出的调制只能是
由数据输入端和时钟之间的相位误差产生的
输入。因此，在PLL不能完全跟踪抖动数据。
然而，相位误差的大小取决于增益
围绕该环路。在低频段的集成提供了非常
高增益，因而非常大的抖动可以用小被跟踪
输入的数据和恢复的时钟之间的相位误差。在
频率接近环路带宽的增益
积分要小得多，并且因此较少的输入抖动可以是
耐受性。该PLL数据输出将具有一个比特错误率小于
1比10
–10
当在锁定和重新定时的输入数据具有
指定的抖动施加到其上。
抖动转移
对称
对称的计算公式为（时间100 ） /周期，其中，上
时间等于时钟信号大于所述时间
它的“0 ”电平，它的“ 1 ”电平之间的中间点。
误码率与信噪比
的AD800和AD802被设计成与标准操作
电致化学发光信号，在数据输入端的电平。虽然不推荐
谁料，较小的输入信号是可以容忍的。图8 ，图14，和
20示出了误码率特性与输入信号对
噪比为全900 mV的电致化学发光输入信号幅度，并
下降80 mV至20 mV的幅度。宽带扩增
突地噪声相加的数据信号，如图
2.全ECL和80 mV的信号给几乎indistinguish-
能的结果。在20 mV的信号也提供了足够的perfor-
曼斯在锁定的时候，但信号采集可能会被削弱。
动力
合
∑
迪FF erential
信号
来源
0.47F
50
DATA IN
D.U.T.
AD800/AD802
0.47F
50
DATA IN
动力
合
动力
分离器
GND
滤波器
100MHz的 - AD802-155
为33MHz - AD800-52
75
1.0F
180
锁相环具有低通滤波器响应于抖动施加到
它的输入数据。
带宽
这说明在该PLL的频率信号被衰减
3分贝正弦输入抖动。
高峰
∑
这描述了在分贝PLL的最大抖动增益。
阻尼系数，
ζ
描述，PLL将如何跟踪的输入信号的相位
步骤。更大的价值
ζ
对应于更少的过冲
锁相环响应于相位步骤。
ζ
在第二个标准不变
–5.2V
订单反馈系统。
采集时间
噪音
来源
这是瞬时时间，在比特周期，需要测定
锁相环从它的自由运行状态对输入数据进行锁。
图2.误码率与信噪比测试：
框图
使用本AD800及AD802系列
地平面
输电线路
使用一个接地平面上的，用于连接模拟和
数字地建议。输出信号灵敏度
电源噪声（ PECL配置，图22 ）小
使用一个接地层使用单独的模拟时比和
数字地平面。
电源连接
使用50
传输线被推荐用于DATAIN ，
CLKOUT ， DATAOUT ，和压裂信号。
终端
采用了10
F
V的钽电容
EE
和地面
推荐使用。
使用0.1
F
IC电源之间或陶瓷电容器
基板引脚和接地建议。电源
去耦应在尽可能靠近IC越好。
参见原理图，图22和图26 ，为劝
连接。
IC的输出信号的灵敏度（ PECL配置，
图22） ，以高频电源噪声（在2的
标称数据速率），可以通过该连接可以减少
AV信号
CC
和V
CC1
，并增加了一个旁路网络。
旁路网络中需要考虑的类型取决于噪声
公差要求。更复杂的绕过网络方案
容忍更高的电源噪声水平。参阅图23
24旁路方案和电源灵敏度
曲线。
端接电阻应该用于DATAIN ， CLKOUT ，
DATAOUT ，和压裂信号。金属，厚膜， 1 ％容差
电阻建议。终端电阻为
DATAIN信号应置于尽可能接近的
DATAIN引脚。
从V连接
EE
导致电阻DATAIN ， DATA-
OUT ，压裂和CLKOUT信号应该是个人，而不是
菊花链式连接。这将避免串扰对这些信号。
环阻尼电容C
D
陶瓷电容器可用于环路阻尼
电容。
输入缓冲器
使用的输入缓冲器，例如10H116线路接收器集成电路的，是
建议对于其中DATAIN信号不应用
直接来自一个ECL门，或在噪声抑制能力上
在DATAIN信号是一个问题。
–4–
版本B
a
特点
标准产品
44.736Mbps的DS- 3
51.84 Mbps的- STS- 1
155.52 Mbps的- STS-3或STM-1的
接受NRZ数据，无前导码所需
恢复时钟和重定时数据输出
锁相环型时钟恢复，没有水晶
需要
随机抖动： 20峰 - 峰值
图案抖动：几乎消除
10KH ECL兼容
单电源供电： -5.2 V或5 V
宽工作温度范围： -40°C至+ 85°C
时钟恢复和数据重定时
锁相环
AD800/AD802*
功能框图
C
D
数据
输入
DET
补偿
零
∑
环
滤波器
VCO
f
DET
重定时
设备
回收
时钟
产量
重定时
数据
产量
AD800/AD802
压裂
产量
产品说明
的AD800和AD802采用二阶锁相环
循环结构来进行时钟恢复和数据重定时
在非归零，NRZ数据。此架构是
能够支持20 Mbps和160之间的数据传输速率
Mbps的。此处所描述的产品已定义的工作
标准电信比特率。 45 Mbps的DS- 3和
52 Mbps的STS-1是由AD800-45支撑并
AD800-52分别。 155 Mbps的STS - 3或STM -1
由AD802-155支持。
不像其他基于PLL的时钟恢复电路，这些设备
不要求前序部分或外部VCXO锁定到
输入数据。使用该电路取得的频率和相位锁定
两个控制环路。的频率捕获控制环路
最初取得的输入数据的时钟频率。该
锁相环然后获取输入数据的相位，并
确保输出信号的相位跟踪变化的
输入数据的相位。该电路的环路阻尼
取决于用户选择的电容值;这个定义
抖动峰值性能和影响采集时间。该
设备展示0.08分贝抖动峰值，并获得锁定
在4随机或加扰的数据
×
10
5
位周期时
使用5的阻尼因子。
在采集过程中的频率检测器的过程中
提供了频率采集（ FRAC）信号
表示该设备还没有被锁定到输入数据。
这个信号是一系列脉冲的发生在周期的分
的输入数据和合成的时钟信号之间的打滑。
一旦电路已经获得频率锁定无脉冲发生
压裂输出。
在该装置中包含一个精确地修整VCO的
省去了外部元件，用于设置中心
频率，以及需要修剪的那些组件。该
VCO提供内部时钟输出
±
该装置中心的20％
频率在没有输入数据。
的AD800和AD802展品几乎没有抖动的模式，由于
该专利相位检测器的性能。总回路
抖动是20°的峰 - 峰值。抖动带宽由掩模决定
可编程小数环路带宽。该AD800 ，用于
数据传输速率< 90 Mbps的，在设计时的额定循环
带宽的中心频率的0.1％。该AD802 ，用
对于超过90 Mbps的数据率，具有的环路带宽
0.08％的中心频率。
所有设备的操作与单个+5 V或-5.2 V单电源供电。
*受保护
由美国专利号5027085 。
版本B
信息ADI公司提供的被认为是准确和
可靠的。但是，没有责任承担由Analog Devices其
使用，也不对第三方专利或其他权利的任何侵犯
这可能是由于它的使用。没有获发牌照以暗示或
否则，在ADI公司的任何专利或专利权。
一个技术的方式， P.O. 9106箱，诺伍德，MA 02062-9106 ， U.S.A.
联系电话： 617 / 329-4700
传真： 617 / 326-8703
AD800/AD802–SPECIFICATIONS
参数
1
条件
标称中心频率
工作温度
范围（T
民
给T
最大
)
跟踪范围
捕捉范围
静态相位误差
ρ
= 1, T
A
= +25°C,
V
EE
= –5.2 V
ρ
=1
t
RCS
（图1）
t
SU
（图1）
0.2
级
B级
–40
43
43
2
3
(V
EE
= V
民
到V
最大
, V
CC
= GND ，T
A
= T
民
给T
最大
，环阻尼
因子= 5，除非另有说明）
民
AD800-52BR
典型值
最大
51.84
85
45.5
45.5
10
11.5
1
0.2
–40
49
49
2
3
0.6
85
53
53
10
11.5
1
0.2
2.06
240
240
2
2.5
2.5
2,500
4.7
4.7
3.5
5.4
5.4
3,000
0
–40
155
155
14
18
0.8
2.37
240
9.7
9.7
AD802-155KR/BR
民
典型值
最大
155.52
70
85
156
156
30
37
1
单位
兆赫
°C
°C
Mbps的
Mbps的
度
度
ns
ns
比特周期
度RMS
度RMS
度RMS
单位间隔
单位间隔
单位间隔
单位间隔
单位间隔
单位间隔
单位间隔
单位间隔
单位间隔
单位间隔
AD800-45BQ
民
典型值
最大
44.736
恢复时钟SKEW
建立时间
TRANSITIONLESS数据运行
输出抖动
0.6
ρ
=1
2
7
-1 PRN序列
2
23
-1 PRN序列
F = 10赫兹
F = 2.3千赫
F = 30千赫
F = 1 MHz的
F = 30赫兹
F = 300赫兹
F = 2千赫
F = 20千赫
F = 6.5千赫
F = 65千赫
6.5
0.47
0.47
2
2.5
2.5
2,500
4.7
4.7
抖动容限
830
83
7.4
0.47
2.0
0.26
7.6
0.9
抖动转移
阻尼系数
电容C
D
ζ
= 1 ，标称
ζ
= 5 ，标称
ζ
= 10 ，标称
高峰
ζ
= 1 ，标称
ζ
= 5 ，标称
ζ
= 10 ，标称
带宽
采集时间
ρ
= 1/2
T
A
= +25°C
V
EE
= –5.2 V
电源
电压（V
民
到V
最大
)
当前
输入电平
输入逻辑高电平，V
IH
输入逻辑低电平，V
IH
输出电压电平
输出逻辑高电平，V
OH
输出逻辑低电平，V
OL
输入电流电平
输入逻辑高，我
IH
输入逻辑低电平时，我
IL
输出转换时代
上升时间（T
R
)
下降时间（T
F
)
对称
恢复时钟输出
8.2
0.22
0.82
T
A
= + 25 ° C，V
EE
= –5.2 V
T
A
= + 25 ° C，V
EE
= –5.2 V
T
A
= + 25 ° C，V
EE
= –5.2 V
2
0.08
0.02
45
1
×
10
4
3
×
10
5
8
×
10
5
8
×
10
5
–5.2
125
–5.5
170
180
–4.5
6.8
0.15
0.68
2
0.08
0.02
52
1
×
10
4
3
×
10
5
8
×
10
5
8
×
10
5
–5.2
125
–5.5
170
180
–4.5
2.2
0.047
0.22
2
0.08
0.02
130
nF
F
F
dB
dB
dB
千赫
ζ
=1
ζ
=5
ζ
= 10
T
A
= +25°C
–4.5
T
A
= + 25 ° C，V
EE
= –5.2 V
T
A
= +25°C
–1.084
–1.95
T
A
= +25°C
–1.084
–1.95
T
A
= +25°C
1.5
×
10
4
比特周期
4
×
10
5
8
×
10
5
比特周期
1.4
×
10
6
比特周期
–5.2
140
–5.5
180
205
伏
mA
mA
–0.72 –1.084
–1.594 –1.95
–0.72
–1.60
125
80
–1.084
–1.95
–0.72 –1.084
–1.594 –1.95
–0.72
–1.60
125
80
0.75
0.75
1.5
1.5
55
45
0.75
0.75
–1.084
–1.95
-0.72伏
-1.594伏
–0.72
–1.60
125
80
1.5
1.5
55
伏
伏
A
A
ns
ns
%
T
A
= +25°C
20%–80%
80%–20%
ρ
= 1/2, T
A
= +25°C
V
EE
= –5.2 V
45
0.75
0.75
1.5
1.5
55
45
笔记
1
参见术语表的参数定义。
特定网络阳离子如有更改，恕不另行通知。
–2–
版本B
AD800/AD802
绝对最大额定值*
热特性
电源电压。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 -6 V
输入电压（引脚16和引脚17至V
CC
) . . . . V
EE
至+300毫伏
最高结温
SOIC封装。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 + 150°C
陶瓷DIP封装。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 + 175℃
存储温度范围。 。 。 。 。 。 。 。 。 。 。 。 -65∞C至+ 150∞C
铅温度范围（焊接60秒） 。 。 。 。 。 。 。 + 300℃
ESD额定值
AD800 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 1500 V
AD802 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 1000 V
*条件超过上述“绝对最大额定值”，可能会导致
永久损坏设备。这是一个压力只有额定值。功能操作
该设备在这些或以上的任何其他条件在指定的
本规范的操作部分是不是暗示。暴露于绝对
最大额定条件长时间可能不利地影响器件的
可靠性。
θ
JC
SOIC封装
CERDIP套餐
22°C/W
25°C/W
θ
JA
75°C/W
90°C/W
使用散热器可根据操作需要
环境。
词汇表
最大和最小规范
最大和最小规格导致统计
的在多个设备和多个测试测量分析
系统。典型规格表示平均测量。
最大和最小规格都加入计算
或减去从典型的适当的保护频带
规范。设备到设备性能的变化和测试
系统到测试系统的变化向各个保护频带。
标称中心频率
DATAOUT 50 ％
（ 2脚）
这是频率的压控振荡器将在无输入操作
信号存在和循环阻尼电容C
D
，短路。
建立时间
CLKOUT 50 ％
（引脚5 ）
跟踪范围
恢复时钟
歪斜，
t
RCS
t
SU
这是输入数据速率的范围在其上的PLL将
留在锁。
捕捉范围
图1.恢复时钟偏移和设置
（见上一页）
引脚说明
这是输入数据速率的范围在其上的PLL可以
获得锁。
静态相位误差
数
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
助记符
DATAOUT
DATAOUT
V
CC2
CLKOUT
CLKOUT
V
EE
V
EE
V
CC1
AV
EE
ASUBST
CF
2
CF
1
AV
CC
V
CC1
V
EE
DATAIN
DATAIN
SUBST
压裂
压裂
描述
差重定时数据输出
差重定时数据输出
数字地
差分恢复时钟输出
差分恢复时钟输出
数字V
EE
数字V
EE
数字地
模拟V
EE
模拟基板
环阻尼电容输入
环阻尼电容输入
模拟地
数字地
数字V
EE
差分数据输入
差分数据输入
数码底
差分频率采集
指示器输出
差分频率采集
指示器输出
这是稳态相位差，以度为单位的
恢复的时钟采样边沿和最佳采样
瞬间，它被假定为中途上升和间
一个数据位的下降沿。的信号之间的门延迟该
定义静态相位误差，和IC输入和输出信号
禁止直接测量静态相位误差。
数据转换密度，
这是数据转换的数量的量度，从“0”到
“1” ，并从“1 ”变为“0 ”，在许多个时钟周期。
ρ
是比
(0
≤ ρ ≤
数据转换到时钟周期1） 。
抖动
这是从数字信号边缘上的动态位移
其长期平均水平的位置，以度RMS测量，或
单位间隔（ UI）。抖动的输入数据可引起动态
在恢复的时钟采样边沿的相位误差。上的抖动
恢复时钟的抖动造成的重定时数据。
输出抖动
这是在重新定时数据的抖动，以度为有效值时，由于一
特定图案或一些伪随机输入数据序列
（ PRN序列） 。
抖动容限
抖动容限是PLL的能力来跟踪一个战战兢兢的措施
输入数据信号。抖动的输入数据是作为最好的思想
相位调制，并且通常是在单位时间间隔中指定。
订购指南
设备
AD800-45BQ
AD800-52BR
AD802-155BR
AD802-155KR
版本B
中心频率
44.736兆赫
51.84 MHz的
155.52兆赫
155.52兆赫
小数循环
带宽
描述
0.1%
0.1%
0.08%
0.08%
20引脚CERDIP
20引脚塑封SOIC
20引脚塑封SOIC
20引脚塑封SOIC
–3–
工作温度
-40 ° C至+ 85°C
-40 ° C至+ 85°C
-40 ° C至+ 85°C
0 ° C至+ 70°C
封装选项
Q-20
R-20
R-20
R-20
AD800/AD802
该PLL必须提供用于跟踪此相位的时钟信号
调制，以便准确地重新定时抖动数据。为了
对VCO的输出进行相位调制，跟踪
输入抖动，有的调制信号必须在产生
相位检测器的输出（参见图21） 。该
从相位检测器输出的调制只能是
由数据输入端和时钟之间的相位误差产生的
输入。因此，在PLL不能完全跟踪抖动数据。
然而，相位误差的大小取决于增益
围绕该环路。在低频段的集成提供了非常
高增益，因而非常大的抖动可以用小被跟踪
输入的数据和恢复的时钟之间的相位误差。在
频率接近环路带宽的增益
积分要小得多，并且因此较少的输入抖动可以是
耐受性。该PLL数据输出将具有一个比特错误率小于
1比10
–10
当在锁定和重新定时的输入数据具有
指定的抖动施加到其上。
抖动转移
对称
对称的计算公式为（时间100 ） /周期，其中，上
时间等于时钟信号大于所述时间
它的“0 ”电平，它的“ 1 ”电平之间的中间点。
误码率与信噪比
的AD800和AD802被设计成与标准操作
电致化学发光信号，在数据输入端的电平。虽然不推荐
谁料，较小的输入信号是可以容忍的。图8 ，图14，和
20示出了误码率特性与输入信号对
噪比为全900 mV的电致化学发光输入信号幅度，并
下降80 mV至20 mV的幅度。宽带扩增
突地噪声相加的数据信号，如图
2.全ECL和80 mV的信号给几乎indistinguish-
能的结果。在20 mV的信号也提供了足够的perfor-
曼斯在锁定的时候，但信号采集可能会被削弱。
动力
合
∑
迪FF erential
信号
来源
0.47F
50
DATA IN
D.U.T.
AD800/AD802
0.47F
50
DATA IN
动力
合
动力
分离器
GND
滤波器
100MHz的 - AD802-155
为33MHz - AD800-52
75
1.0F
180
锁相环具有低通滤波器响应于抖动施加到
它的输入数据。
带宽
这说明在该PLL的频率信号被衰减
3分贝正弦输入抖动。
高峰
∑
这描述了在分贝PLL的最大抖动增益。
阻尼系数，
ζ
描述，PLL将如何跟踪的输入信号的相位
步骤。更大的价值
ζ
对应于更少的过冲
锁相环响应于相位步骤。
ζ
在第二个标准不变
–5.2V
订单反馈系统。
采集时间
噪音
来源
这是瞬时时间，在比特周期，需要测定
锁相环从它的自由运行状态对输入数据进行锁。
图2.误码率与信噪比测试：
框图
使用本AD800及AD802系列
地平面
输电线路
使用一个接地平面上的，用于连接模拟和
数字地建议。输出信号灵敏度
电源噪声（ PECL配置，图22 ）小
使用一个接地层使用单独的模拟时比和
数字地平面。
电源连接
使用50
传输线被推荐用于DATAIN ，
CLKOUT ， DATAOUT ，和压裂信号。
终端
采用了10
F
V的钽电容
EE
和地面
推荐使用。
使用0.1
F
IC电源之间或陶瓷电容器
基板引脚和接地建议。电源
去耦应在尽可能靠近IC越好。
参见原理图，图22和图26 ，为劝
连接。
IC的输出信号的灵敏度（ PECL配置，
图22） ，以高频电源噪声（在2的
标称数据速率），可以通过该连接可以减少
AV信号
CC
和V
CC1
，并增加了一个旁路网络。
旁路网络中需要考虑的类型取决于噪声
公差要求。更复杂的绕过网络方案
容忍更高的电源噪声水平。参阅图23
24旁路方案和电源灵敏度
曲线。
端接电阻应该用于DATAIN ， CLKOUT ，
DATAOUT ，和压裂信号。金属，厚膜， 1 ％容差
电阻建议。终端电阻为
DATAIN信号应置于尽可能接近的
DATAIN引脚。
从V连接
EE
导致电阻DATAIN ， DATA-
OUT ，压裂和CLKOUT信号应该是个人，而不是
菊花链式连接。这将避免串扰对这些信号。
环阻尼电容C
D
陶瓷电容器可用于环路阻尼
电容。
输入缓冲器
使用的输入缓冲器，例如10H116线路接收器集成电路的，是
建议对于其中DATAIN信号不应用
直接来自一个ECL门，或在噪声抑制能力上
在DATAIN信号是一个问题。
–4–
版本B
QQ：2880707522 复制
