【a特点完整的单芯片14位ADC二进制补码编码并行，字节和串行数字接口80分贝SNR为10 kHz输入】,IC型号AD7872JR,AD7872JR PDF资料,AD7872JR经销商,ic,电子元器件-51电子网

特点

完整的单芯片14位ADC

二进制补码编码

并行，字节和串行数字接口

80分贝SNR为10 kHz输入频率

57 ns数据访问时间

低功耗为50 mW （典型值）

83 kSPS的吞吐速率

16引脚SOIC （ AD7872 ）

应用

数字信号处理

高速调制解调器

语音识别与合成

频谱分析

DSP伺服控制

概述

LC MOS

完整的14位，采样ADC

AD7871/AD7872

功能方框图

在AD7871和AD7872是快速，完整， 14位模拟 -

数字转换器。它们包括一个采样/保持放大器，

逐次逼近型ADC ， 3 V嵌入式齐纳参考

通用的接口逻辑。 ADC具有一个自包含的，激光

调整的内部时钟，因此无需外部时钟定时元件

是必需的。片上时钟可能会被改写同步

ADC操作的最小噪声的数字系统。

该AD7871提供三种数据输出格式可供选择：一个赎罪

GLE ，并行， 14位字;两个8位的字节或14位的串行数据

流。的AD7872是唯一的一个串行输出装置。两

部分是能够连接到所有现代微处理器

和数字信号处理器。

在AD7871和AD7872的工作

5 V电源供电，

接受双极性输入信号

3 V和可转换满功率

信号高达41.5千赫。

除了传统的直流精度规格，

AD7871和AD7872也完全动态perfor-规定

曼斯参数，包括失真和信号 - 噪声比。

两款器件均制作ADI公司的LC

MOS混合

技术工艺。在AD7871采用28引脚塑料DIP

和PLCC封装。该AD7872是采用16引脚塑料

DIP ，密封DIP和16引脚SOIC封装。

产品亮点

1.完整的14位ADC片上。

对于DSP用户2.动态指标。

3.低功耗。

Rev. D的

信息ADI公司提供的被认为是准确和

可靠的。但是，没有责任承担由Analog Devices其

使用，也不对第三方专利或其他权利的任何侵犯

这可能是由于它的使用。没有获发牌照以暗示或

否则，在ADI公司的任何专利或专利权。

一个技术的方式， P.O. 9106箱，诺伍德，MA 02062-9106 ， U.S.A.

联系电话： 617 / 329-4700

万维网网站： http://www.analog.com

传真： 617 / 326-8703

ADI公司，1997

AD7871/AD7872–SPECIFICATIONS

参数

动态性能

信噪比

（ SNR ） @ + 25°C

民

给T

最大

总谐波失真（ THD ）

峰值谐波或杂散噪声

互调失真（ IMD ）

二阶条款

三阶条款

采样/保持捕获时间

DC精度

决议

最小分辨率为哪

无失码的保证

积分非线性@ + 25°C

积分非线性

双极性零误差

正增益误差

负增益误差

模拟量输入

输入电压范围

输入电流

参考输出

REF OUT @ + 25°C

民

给T

最大

REF OUT温度系数

参考负载灵敏度

（ ΔREF OUT / ΔI ）

–86

–88

–85

–86

500

2.99/3.01

2.98/3.02

1.2

–88

–85

–88

1/2

500

–85

1/2

500

–85

= +5 V 5%, V

= -5V 5 ％， AGND = DGND =

V，F

CLK

= 2 MHz的外部，女

样品

= 83千赫，除非另有

注意。）所有规格牛逼

民

给T

最大

除非另有说明。

测试条件/评论

= 10kHz的正弦波

SNR是典型的82分贝的<V

<41.5千赫;

= 10kHz的正弦波

= 10千赫。

，A

T，B

版本

VERSION

版本

单位

分贝分钟

最大分贝

dB典型值

最大分贝

dB典型值

最大分贝

dB典型值

最大分贝

dB典型值

最大

位

LSB （典型值）

LSB（最大值）

伏

最大

V MIN / V最大

PPM / ° C最大值

毫伏最大

FA = 9千赫， FB = 9.5千赫，女

样品

= 50千赫

FA = 9千赫， FB = 9.5千赫，女

样品

= 50千赫

2.99/3.01 2.99/3.01

2.98/3.02 2.98/3.02

1.2

通常为35 ppm的

参考负载电流变化（ 0

A–300 A);

基准负荷不应该改变在

转变

= 5 V

= 0 V到V

= V

到V

逻辑输入

输入高电压，V

INH

输入低电压，V

INL

输入电流I

输入电流（14 /8 / CLK输入专用）

输入电容，C

IN5

逻辑输出

输出高电压，V

输出低电压，V

DB13 - DB0

浮态泄漏电流

浮态输出电容

转换时间

外部时钟

内部时钟

电源要求

功耗

2.4

0.8

4.0

0.4

10.5

–5

2.4

0.8

4.0

0.4

10.5

–5

2.4

0.8

4.0

0.4

–5

V分钟

V最大

最大

pF的最大

V分钟

V最大

最大

pF的最大

最大

V NOM

最大mA

毫瓦MAX

来源

= 40

SINK

= 1.6毫安

内部时钟具有2 MHz的标称值

对于指定的性能5 ％

通常6毫安

通常情况下4毫安

通常情况下为50 mW

笔记

温度范围如下： J，K的版本中， 0℃至+ 70 ℃; A，B版本， -40 ° C至+ 85°C ; T版; -55 ° C至+ 125°C 。

3 V.

SNR计算包含失真和噪声分量。

测量相对于内部参考。

样品测试@ + 25°C ，以确保合规性。

特定网络阳离子如有更改，恕不另行通知。

–2–

Rev. D的

AD7871/AD7872

时序特性

1, 2

参数

6 3

7 4

115

126

173

100

440

155

140

100

120

200

= +5 V

5%, V

= –5 V

5 ％， AGND = DGND = O五参见图9 ， 10 ， 11和12 ）

条件/评论

CONVST

脉冲宽度

建立时间（模式1 ）

脉冲宽度

保持时间（模式1 ）

INT

延迟

数据访问时间后，

总线释放时间后，

HBEN到

建立时间

HBEN到

保持时间

SSTRB

到SCLK下降沿建立时间

SCLK周期时间

SCLK有效数据延迟。

= 35 pF的

SCLK上升沿

SSTRB

总线释放时间后SCLK

建立时间（模式2 ）

忙

传播延迟

数据建立时间之前忙

保持时间（模式2 ）

HBEN到

建立时间

HBEN到

保持时间

在T限制

民

, T

最大

在T限制

民

, T

最大

（ J，K ， A，B版本）（T版）

100

440

155

150

100

120

200

单位

ns（最小值）

ns（最大值）

ns（最小值）

ns（最大值）

ns（最小值）

ns（最大值）

ns（最小值）

ns（最大值）

ns（最小值）

ns（最大值）

ns（最小值）

笔记

在时序规格

黑体字

100％生产测试。在+ 25 °C所有其他时间的样品测试，以确保合规性。所有输入信号均指定

指定tR = tF = 5纳秒（10％至90％的5 V）和从1.6V的电压电平定时

串行时机是衡量一个4.7 kΩ的上拉电阻上的SDATA和

SSTRB

和一个2 kΩ的上拉电阻在SCLK 。在所有三个输出电容为35 pF的。

和T

测量与图1的负载电路并且被定义为所需的输出时间跨越0.8V或2.4V。

从采取的数据输出改变0.5 V的测量时间衍生当装入图2的电路测量的数目，然后外推

背面去除的充电或放电的50 pF电容的影响。这意味着该时间t

在时序特性所是真正的总线释放

的部分和的时间是独立的总线负载的。

SCLK的传号/空比（从1.6伏的电压电平测量）是40/60至40。

SDATA将推动更高的容性负载，但这样会加重吨

因为它增加了外部RC时间常数（ 4.7 kΩ的// C

），因此该时间达到2.4V。

特定网络阳离子如有更改，恕不另行通知。

绝对最大额定值*

到AGND 。。。。。。。。。。。。。。。。。。。。。。。。。 -0.3 V至+7 V

到AGND 。。。。。。。。。。。。。。。。。。。。。。。。。 +0.3 V至-7 V

AGND至DGND 。。。。。。。。。。。。。。。。 0.3 V到V

+ 0.3 V

到AGND 。。。。。。。。。。。。。。。。 V

0.3 V到V

+ 0.3 V

REF OUT ，C

REF

到AGND 。。。。。。。。。。。。。。。。。。 0 V至V

数字输入到DGND 。。。。。。。。。。。 0.3 V到V

+ 0.3 V

数字输出至DGND 。。。。。。。。。。 0.3 V到V

+ 0.3 V

工作温度范围

商业（ J，K版本）。。。。。。。。。。。。。。 0 ° C至+ 70°C

工业（ A，B版本）。。。。。。。。。。。。。 -40 ° C至+ 85°C

扩展（T版）。。。。。。。。。。。。。。。 -55 ° C至+ 125°C

存储温度范围。。。。。。。。。。。。 -65∞C至+ 150∞C

引线温度（焊接， 10秒）。。。。。。。。。。。。 + 300℃

功率耗散（任何套餐）到+ 75°C 。。。。。。。。 450毫瓦

减额高于+ 75 ℃下。。。。。。。。。。。。。。。。。。。。。 6毫瓦/°C的

*条件超过上述“绝对最大额定值”，可能会导致

永久损坏设备。这是一个压力只有额定值。功能操作

该设备在这些或以上的任何其他条件，在上市运作的

本规范的部分将得不到保证。暴露在绝对最大额定值

长时间条件下可能影响器件的可靠性。

图1.负载电路的访问时间

图2.负载电路输出的浮动延迟

小心

ESD （静电放电）敏感器件。静电荷高达4000 V容易

积聚在人体和测试设备，可排出而不被发现。

虽然AD7871 / AD7872具有专用ESD保护电路，永久性损坏

年龄可能会发生在遇到高能量静电放电设备。因此，适当的

ESD预防措施建议，以避免性能下降或功能丧失。

警告！

ESD敏感器件

Rev. D的

–3–

AD7871/AD7872

AD7871引脚功能说明

DIP

号

助记符

CONVST

BUSY / INT

CLK

DB13/HBEN

功能

转换的开始。低到这个输入高电平的跳变放采样/保持进入保持模式。这

输入是异步的，以在CLK 。

和

必须保持为高这一脉冲的持续时间。

片选。低电平有效逻辑输入。该器件被选中时，该输入有效。同

CONVST

接低电平，新的转换开始时，

变低。

阅读。低电平有效逻辑输入。该输入用于结合

低以使得数据的输出。

忙/中断。逻辑低输出指示变频器的状态。见时序图。

时钟输入。外部TTL兼容的时钟可以被应用到该输入端。另外，搭售

该引脚到V

使能内部激光微调的振荡器。

数据位13 （ MSB ） /高字节使能。这个引脚的功能取决于的状态

14/8 / CLK输入（参见引脚28 ）。当选择14位数据时，该引脚提供DB13输出。当

采用字节或串行数据时，此引脚变为HBEN逻辑输入。 HBEN用于8位

总线接口。当HBEN低， DB7至DB0是数据的低位字节。随着HBEN高， DB7

至DB0是数据的高字节（见表一）。

表一字节的输出格式

HBEN DB7

DB6 DB5 DB4 DB3 DB2

DB1 DB0

高低低DB13 DB12 DB11 DB10 DB9 DB8

低DB7 DB6 DB5 DB4 DB3 DB2 DB1 DB0

DB12/SSTRB

DB11/SCLK

数据位12 /串行触发。当选择14位数据时，该引脚提供DB12的数据输出。

否则它是有源低三态输出，提供一个帧脉冲为串行数据。

数据位11 /串行时钟。当选择14位数据时，该引脚提供DB11中的数据输出。

否则SCLK是从内部或外部ADC得到的选通串行时钟输出

时钟。如果14/8 / CLK输入保持在-5 V ，则SCLK连续运行。随着14/8 / CLK在

0 V ，它被切断（三态）后，串行传输完成。

数据位10 /串行数据。当选择14位并行数据，该引脚提供了DB10数据

输出。否则它是配合使用SCLK和三态串行数据输出

SSTRB

在串行数据传输。串行数据在SCLK ，当下降沿有效

SSTRB

是低的。

三态数据输出被控制

和

RD 。

它们的功能取决于状态

14/8 / CLK和HBEN输入。随着14/8 / CLK高，他们总是DB9- DB6 ; 14 /8 / CLK

低，其功能依赖于HBEN （见表I）。

数字地。接地回路的数字电路。

三态数据输出被控制

和

RD 。

它们的功能依赖于14/8 / CLK

和HBEN输入。随着14/8 / CLK高，他们总是DB5 - DB0 ; 14 /8 / CLK低或-5 V ，

它们的功能是由HBEN控制（见表I）。

正电源， + 5V

5%.

模拟地。对模拟电路的参考地。

去耦点片内基准。连接10 nF的该引脚与AGND之间。

无连接。

参考电压输出。内部3 V基准，在此引脚提供。外部负载

能力是500

模拟输入。输入范围为

3 V.

负电源， -5 V

5%.

三功能输入。同时定义了并行和串行数据格式。与此引脚在+5 V时，

输出数据是14位并行只。与该引脚为0V，这两个字节和串行数据是可用的，并

在SCLK是不连续的。与此引脚在-5 V，无论字节的串行数据是可用的，在

SCLK是连续的。

DB10/SDATA

10-13 DB9 - DB6

DGND

15-20 DB5 / DB13-

DB0/DB8

AGND

REF

REF OUT

14/8/CLK

–4–

Rev. D的

AD7871/AD7872

AD7872引脚功能说明

DIP

号

助记符

控制

CONVST

CLK

SSTRB

SCLK

功能

控制输入。与此引脚为0 V时， SCLK是不连续的;与此引脚在-5 V时， SCLK

是连续的。

转换的开始。低到这个输入高电平的跳变放采样/保持进入保持模式。这

输入是异步的，以在CLK 。

时钟输入。外部TTL兼容的时钟可以被应用到该输入端。另外，搭售

该引脚到V

，使内部激光微调的振荡器。

这是一个有源低三态输出，提供一个帧脉冲为串行数据。外部

4.7 kΩ上拉电阻的要求

SSTRB 。

串行时钟。 SCLK是从内部或外部ADC得到的选通串行时钟输出

时钟。如果14/8 / CLK输入为-5 V ，则SCLK连续运行。与对照

在0伏，它被切断（三态）后的串行数据传送完毕。 SCLK为漏极开路

输出，需要一个外部2 kΩ的上拉电阻。

串行数据。这是结合使用SCLK和三态串行数据输出

SSTRB

串行数据传输。串行数据在SCLK ，当下降沿有效

SSTRB

是低的。一

外部4.7 kΩ的上拉电阻需要在SDATA 。

无连接。

数字地。接地回路的数字电路。

正电源的模拟电路， + 5V

5%.

无连接。

去耦点片内基准。连接该引脚和AGND之间10 nF的电容。

模拟地。对模拟电路的参考地。

参考电压输出。内部3 V基准，在此引脚提供。外部负载

能力是500

模拟输入。输入范围为

3 V.

负电源， -5 V

5%.

正电源的模拟电路， + 5V

5％。引脚16和引脚9必须连接在一起。

销刀豆网络gurations

DIP

DIP ， SOIC

PLCC

SDATA

DGND

REF

AGND

REF OUT

Rev. D的

–5–