【a特点完整的12位I / O系统，包括：12位ADC，采样/保持放大器83 kHz的整个房价72分贝】,IC型号AD7868AR,AD7868AR PDF资料,AD7868AR经销商,ic,电子元器件-51电子网

a

特点

完整的12位I / O系统，包括：

12位ADC，采样/保持放大器

83 kHz的整个房价

72分贝SNR

12位DAC，输出放大器

3秒稳定时间

72分贝SNR

片上电压参考

从5 V电源供电

低功耗 - 130 mW的典型值

小0.3"宽DIP

应用

数字信号处理

语音识别与合成

频谱分析

高速调制解调器

DSP伺服控制

LC MOS

完成后， 12位模拟I / O系统

AD7868

功能框图

V

DD

RI DAC

R

2

LDAC

TFS

TCLK

DT

控制

RFS

RCLK

DR

CLK

CONVST

时钟

12-BIT

DAC

3V DAC

参考

3V ADC

参考

串行ADC

接口

R

12-BIT

ADC

R

V

OUT

DAC的串行

接口

RO DAC

RO ADC

V

IN

采样/保持

AD7868

概述

DGND

V

SS

AGND

该AD7868是一款完整的12位I / O包含一个DAC系统

和一个ADC 。该ADC是一个逐次逼近型

带有跟踪和保持放大器具有组合通过

率83千赫。该DAC具有一个输出缓冲放大器用

稳定的3次

s

到12位。温度补偿3 V

埋齐纳参考提供的精密基准

DAC和ADC 。

接口到两个DAC和ADC是串行的，从而最小化销

计数，并给予一个小型24引脚封装尺寸。标准控制

信号允许串行接口对大多数DSP的机器。异步

异步的ADC转换控制和DAC的更新是由

可能与

CONVST

和

LDAC

逻辑输入。

在AD7868的工作

±

5 V电源供电时，模拟输入

把ADC的/输出范围/ DAC的

±

3 V的部分是完全

对于动态参数，如信号 - 噪声比指定

和谐波失真以及传统的直流特性。

该器件提供24引脚，宽0.3" ，塑料或密封

双列直插式封装（ DIP ）和28引脚塑料SOIC

封装。

产品亮点

1.完整的12位I / O系统。

该AD7868包含一个12位ADC带有跟踪和保持

放大器和一个12位DAC输出放大器。还

包括可用于将DAC独立的片上电压参考

和ADC 。

对于DSP用户2.动态指标。

除了传统的DC规格， AD7868是

用于交流参数包括信号 - 噪声比指定

和谐波失真。随着im-这些参数

portant时序参数都是每个设备上进行测试。

3.小包装。

该AD7868是采用24引脚DIP和28引脚SOIC

封装。

版本B

信息ADI公司提供的被认为是准确和

可靠的。但是，没有责任承担由Analog Devices其

使用，也不对第三方专利或其他权利的任何侵犯

这可能是由于它的使用。没有获发牌照以暗示或

否则，在ADI公司的任何专利或专利权。

ADI公司， 1996年

一个技术的方式， P.O. 9106箱，诺伍德，MA 02062-9106 ， U.S.A.

联系电话： 617 / 329-4700

传真： 617 / 326-8703

AD7868–SPECIFICATIONS

5 ％， AGND = DGND = 0 V，F

(V = +5 V 5%, V = –5 V

ADC部分

DD

SS

CLK

= 2.0 MHz的外部。所有规格牛逼

民

给T

MAX-

除非另有说明）。

A

VERSION

1

70

–78

–80

2

12

±

12

±

0.9

±

5

±

5

±

5

±

3

±

1

B

VERSION

1

72

71

–78

–80

2

12

±

12

±

1

±

0.9

±

5

±

5

±

5

±

3

±

1

T

VERSION

1

70

–76

–78

2

12

±

12

±

1

±

0.9

±

5

±

5

±

5

±

3

±

1

单位

分贝分钟

最大分贝

s

最大

位

LSB （典型值）

LSB（最大值）

伏

最大mA

V MIN / V最大

PPM /°C的典型值

PPM / ° C最大值

毫伏最大

测试条件/评论

V

IN

= 10 kHz正弦波，女

样品

= 83千赫

通常情况下71.5分贝0 < V

IN

< 41.5千赫

V

IN

= 10 kHz正弦波，女

样品

= 83千赫

通常情况下71.5分贝0 < V

IN

< 41.5千赫

V

IN

= 10 kHz正弦波，女

样品

= 83千赫

通常情况下71.5分贝0 < V

IN

< 41.5千赫

FA = 9千赫， FB = 9.5千赫，女

样品

= 50千赫

FA = 9千赫， FB = 9.5千赫，女

样品

= 50千赫

参数

动态性能

2

信噪比

3, 4

（ SNR ） @ + 25°C

T

民

给T

最大

总谐波失真（ THD ）

峰值谐波或杂散噪声

互调失真（ IMD ）

二阶条款

三阶条款

采样/保持捕获时间

DC精度

决议

最小分辨率

积分非线性

微分非线性

双极性零误差

正增益误差

5

负增益误差

5

模拟量输入

输入电压范围

输入电流

参考输出

6

RO的ADC @ + 25°C

RO ADC TC

参考负载灵敏度（ ΔRO ADC与

I)

无失码的保证

2.99/3.01 2.99/3.01 2.99/3.01

±

25

±

25

±

25

±

40

±

50

–1.5

参考负载电流变化（ 0

A–500 A),

基准负荷不应改变

在转换期间

V

DD

= 5 V

±

5%

V

DD

= 5 V

±

5%

V

IN

= 0 V到V

DD

V

IN

= V

SS

至DGND

逻辑输入（ CONVST ， CLK ， CONTROL ）

输入高电压，V

INH

输入低电压，V

INL

输入电流I

IN

输入电流

7

（仅控制输入）

输入电容，C

IN8

逻辑输出

博士

RFS

输出

输出低电压，V

OL

RCLK输出

输出低电压，V

OL

博士

RFS ，

RCLK输出

浮态泄漏电流

浮态输出电容

8

转换时间

外部时钟

内部时钟

电源要求

V

DD

V

SS

I

DD

I

SS

总功耗

2.4

0.8

±

10

±

10

2.4

0.8

±

10

±

10

2.4

0.8

±

10

±

10

V分钟

V最大

A

最大

A

最大

pF的最大

0.4

±

10

15

10

+5

–5

22

12

170

0.4

±

10

15

10

+5

–5

22

12

170

0.4

±

10

15

10

+5

–5

25

13

190

V最大

A

最大

pF的最大

s

最大

s

最大

V NOM

最大mA

毫瓦MAX

I

SINK

= 1.6毫安，上拉电阻= 4.7千欧

I

SINK

为2.6毫安，上拉电阻= 2 kΩ的

内部时钟有2.0 MHz的标称值

对于这两种DAC和ADC

±

对于指定的性能5 ％

±

对于指定的性能5 ％

从两个V累积电流

DD

引脚

从两个V累积电流

SS

引脚

通常情况下130毫瓦

笔记

1

温度范围如下： A / B版本， -40 ° C至+ 85°C ; T版， -55 ° C至+ 125°C 。

2

V

IN

=

±

3 V

3

SNR计算包含失真和噪声分量。

4

信噪比的降低是由于在转换过程中的异步DAC更新为0.1dB （典型值）。

5

测量相对于内部参考。

6

对于容性负载大于50 pF的串联电阻是必需的（参见内部参考一节）。

7

追平了控制输入到V

DD

将器件置于工厂测试模式下正常工作不能发挥。

8

样品测试@ + 25°C ，以确保合规性。

特定网络阳离子如有更改，恕不另行通知。

–2–

版本B

AD7868

DAC部分

参数

动态性能

2

信噪比

3

（ SNR ） @ + 25°C

T

民

给T

最大

总谐波失真（ THD ）

峰值谐波或杂散噪声

DC精度

决议

积分非线性

微分非线性

双极性零误差

正满量程误差

5

负满量程误差

5

参考输出

6

RO的ADC @ + 25°C

RO ADC TC

参考负载变化（ ΔRO与DAC

I)

参考输入

RI DAC输入范围

输入电流

逻辑输入（ LDAC ，

TFS ，

TCLK ， DT ）

输入高电压，V

INH

输入低电压，V

INL

输入电流I

IN

输入电容，C

IN7

模拟量输入

输出电压范围

直流输出阻抗

短路电流

AC特性

7

输出电压建立时间

正满量程变化

负满量程变化

数模转换毛刺脉冲

数字馈通

V

IN

到V

OUT

隔离

电源要求

(V

DD

= +5 V 5%, V

SS

= -5V 5％， AGND = DGND = 0V ， RI的DAC = 3 V和解耦，如图2，V

OUT

负载AGND ;

L

= 2 kΩ的，C

L

= 100 pF的。所有规格牛逼

民

给T

最大

除非另有说明）。

A

VERSION

1

70

–78

B

VERSION

1

72

71

–78

T

VERSION

1

70

–76

单位

分贝分钟

最大分贝

测试条件/评论

V

OUT

= 1 kHz正弦波，女

样品

= 83千赫

通常情况下71.5分贝在+ 25℃ 0 < V

OUT

< 20千赫

4

V

OUT

= 1 kHz正弦波，女

样品

= 83千赫

通常-84分贝+ 25℃ 0 < V

OUT

< 20千赫

4

V

OUT

= 1 kHz正弦波，女

样品

= 83千赫

通常-84分贝+ 25℃ 0 < V

OUT

< 20千赫

4

12

±

1/2

±

0.9

±

5

±

5

±

5

12

±

1/2

±

1

±

0.9

±

5

±

5

±

5

12

±

1/2

±

1

±

0.9

±

5

±

5

±

5

位

LSB （典型值）

LSB（最大值）

保证单调性

2.99/3.01 2.99/3.01 2.99/3.01

±

25

±

25

±

25

±

40

±

50

–1.5

2.85/3.15 2.85/3.15 2.85/3.15

1

2.4

0.8

±

10

±

3

0.3

20

2.4

0.8

±

10

±

3

0.3

20

2.4

0.8

±

10

±

3

0.3

20

V MIN / V最大

PPM /°C的典型值

PPM / ° C最大值

毫伏最大

参考负载电流变化（ 0-500

A)

V MIN / V最大3 V

±

5%

A

最大

V分钟

V最大

A

最大

pF的最大

V NOM

典型值

毫安（典型值）

建立时间之内

±

1/2 LSB终值

通常2

s

通常2.5

s

DAC码换全1到全0

V

IN

=

±

3 V ， 41.5 kHz正弦波

V

DD

= 5 V

±

5%

V

DD

= 5 V

±

5%

V

IN

= 0 V到V

DD

3

10

2

100

3

10

2

100

3

10

2

100

s

最大

s

最大

纳伏秒（典型值）

dB典型值

由于每个ADC节

笔记

1

温度范围如下： A / B版本， -40 ° C至+ 85°C ; T版， -55 ° C至+ 125°C 。

2

V

OUT

（峰峰值） =

±

3 V.

3

SNR计算包含失真和噪声分量。

4

使用外部采样和保持。

5

测量相对于RI DAC ，包括双极失调误差。

6

对于容性负载大于50 pF的串联电阻是必需的

（见内部参考一节）。

7

样品测试@ + 25°C ，以确保合规性。

模型

特定网络阳离子如有更改，恕不另行通知。

订购指南

温度

范围

-40 ° C至+ 85°C

SNR

70分贝

72分贝

70分贝

72分贝

相对的

准确性

（ LSB ）

±

1/2 （典型值）

±

1/2 （典型值）

±

1 MAX

±

1 MAX

±

1/2 （典型值）

±

1 MAX

包

选项*

N-24

Q-24

N-24

Q-24

R-28

AD7868AN

AD7868AQ

AD7868BN

AD7868BQ

AD7868AR

AD7868BR

* N =塑料DIP ; Q = CERDIP ; R = SOIC （小外形集成电路）。

版本B

–3–

AD7868

时序特性

1, 2

(V

参数

ADC时序

t

1

t

2 3

t

3

t

4

t

5 4

t

6

t

135

DAC时序

t

7

t

8

t

9 6

t

10

t

11

t

12

在T限制

民

, T

最大

（ A，B版本）

50

440

100

20

100

155

4

100

2 RCLK到+200

3 RCLK + 200

50

75

150

30

75

40

DD

= +5 V

5%, V

SS

= –5 V

5 ％， AGND = DGND = 0V）

单位

ns（最小值）

ns（最大值）

ns（最小值）

ns（最大值）

纳秒（典型值）

条件/评论

CONVST

脉冲宽度

RCLK周期时间，内部时钟

RFS

以RCLK下降沿建立时间

RCLK上升沿

RFS

RCLK到有效的数据延迟，C

L

= 35 pF的

RCLK后的总线释放时间

CONVST

to

RFS

延迟

在T限制

民

, T

最大

（T版）

50

440

100

20

100

155

4

100

2 RCLK到+200

3 RCLK + 200

50

100

200

40

100

40

ns（最小值）

TFS

到TCLK下降沿

TCLK下降沿到

TFS

TCLK周期时间

数据有效到TCLK建立时间

数据有效到TCLK保持时间

LDAC

脉冲宽度

笔记

1

在+ 25°C时序规范样本测试，以确保合规性。所有输入信号均指定与指定tR = tF = 5纳秒（10％至90％的5伏），并从一个定时

1.6 V.电压等级

2

串行时机是衡量一个4.7 kΩ的上拉电阻上的DR和

RFS

和一个2 kΩ的上拉电阻上RCLK 。在所有三个输出电容为35 pF的。

3

当使用内部时钟RCLK号/空号比的范围（从1.6伏的电压电平测量）为40/60至40。对于外部时钟， RCLK标记/空间比例=

外部时钟标记/空间比。

4

DR将带动较高的电容负载，但这样会加重吨

5

因为它增加了外部RC时间常数（ 4.7千欧/ C

L

），因此该时间达到2.4V。

5

时间RCLK 2 3 RCLK依赖于转换开始到ADC的时钟同步。

6

TCLK马克/空间比是40/60至60/40 。

绝对最大额定值*

(T

A

= + 25 ° C除非另有说明）

销刀豆网络gurations

DIP

CONVST

CLK

RFS

RCLK

DR

DGND

V

DD

AGND

V

OUT

1

2

3

4

5

6

7

8

9

24个控制

23 V

DD

22 V

SS

21 V

IN

20 RO ADC

CONVST

CLK

RFS

NC

RCLK

1

2

3

4

5

6

7

8

9

V

DD

到AGND 。。。。。。。。。。。。。。。。。。。。。。。。。 -0.3 V至+7 V

V

SS

到AGND 。。。。。。。。。。。。。。。。。。。。。。。。。 +0.3 V至-7 V

AGND至DGND 。。。。。。。。。。。。。。。。。 0.3 V到V

DD

+0.3 V

V

OUT

到AGND 。。。。。。。。。。。。。。。。。。。。。。。。。。。 V

SS

到V

DD

V

IN

到AGND 。。。。。。。。。。。。。。。。 V

SS

0.3 V到V

DD

+ 0.3 V

RO ADC到AGND 。。。。。。。。。。。。。。。 0.3 V到V

DD

+ 0.3 V

RO DAC到AGND 。。。。。。。。。。。。。。。 0.3 V到V

DD

+ 0.3 V

RI DAC到AGND 。。。。。。。。。。。。。。。 0.3 V到V

DD

+ 0.3 V

数字输入到AGND 。。。。。。。。。。。 0.3 V到V

DD

+ 0.3 V

数字输出到AGND 。。。。。。。。。。 0.3 V到V

DD

+ 0.3 V

工作温度范围

A，B版本。。。。。。。。。。。。。。。。。。。。。。。 -40 ° C至+ 85°C

T版。。。。。。。。。。。。。。。。。。。。。。。。。 -55 ° C至+ 125°C

存储温度范围。。。。。。。。。。。。 -65∞C至+ 150∞C

引线温度（焊接， 10秒）。。。。。。。。。。。 + 300℃

功率耗散（任何套餐）到+ 75°C 。。。。。。。。 450毫瓦

减额高于+ 75 ℃下。。。。。。。。。。。。。。。。。。。。 10毫瓦/°C的

*条件超过上述“绝对最大额定值”，可能会导致

永久损坏设备。这是一个额定值只和功能

该设备在这些或以上的任何其他条件，在上市运作

本规范的业务部门是不是暗示。暴露在绝对

最大额定值条件下工作会影响器件的可靠性。

SOIC

28

27

26

25

24

23

控制

V

DD

V

SS

NC

V

IN

RO ADC

AGND

DGND

TCLK

NC

DT

TFS

LDAC

AD7868

顶视图

（不按比例）

19 AGND

18 NC

DR

DGND

V

DD

AD7868

顶视图

（不按比例）

22

21

20

19

18

17

16

15

17 DGND

AGND

16 TCLK

15 DT

14 TFS

13 LDAC

NC =无连接

V

OUT

10

NC 11

V

SS

12

RO DAC

13

V

SS

10

RO DAC 11

RI DAC 12

RI DAC 14

NC =无连接

小心

ESD （静电放电）敏感器件。静电荷高达4000 V容易

积聚在人体和测试设备，可排出而不被发现。

虽然AD7868具有专用ESD保护电路，可能永久的损坏

发生在受到高能静电放电设备。因此，适当的ESD

预防措施建议，以避免性能下降或功能丧失。

警告！

ESD敏感器件

–4–

版本B

AD7868

引脚功能说明

DIP PIN

数

助记符

功能

正电源， 5 V

±

5％。双方V

DD

引脚必须连接在一起。

负电源， -5 V

±

5％。双方V

SS

引脚必须连接在一起。

模拟地。这两个AGND引脚必须连接在一起。

数字地。这两个DGND引脚必须连接在一起。

电源

7 & 23

V

DD

10 & 22

V

SS

8 & 19

AGND

6 &17

DGND

模拟信号与参考

21

V

IN

ADC的模拟输入。 ADC的输入范围是

±

3 V.

9

V

OUT

模拟输出电压的DAC 。这个输出来自一个缓冲放大器。的范围内是

双极性，

±

3 V与RI DAC = 3 V.

20

RO ADC

参考电压输出。内部ADC 3 V基准，在此引脚提供。该输出可以是

用作用于将DAC通过连接到所述RI DAC输入的参考。外部负载能力

这个参考500

A.

11

RO DAC

DAC参考电压输出。这是两个内部电压基准之一。要操作的DAC

这种内部参考， RO DAC应该连接到RI DAC 。外部负载能力

基准是500

A.

12

RI DAC

DAC电压参考输入。对DAC的基准电压必须应用到该引脚。这是

被施加到DAC之前内部缓冲。标称参考电压是否正确

在AD7868的操作是3V。

ADC接口和控制

2

CLK

时钟输入。外部TTL兼容的时钟可以被应用到该输入端。另外，绑到脚

V

SS

使能内部激光微调的振荡器。

RFS

接收帧同步，逻辑输出。这是一个低电平有效的漏极开路输出，它提供

3

一个帧脉冲为串行数据。外部4.7 kΩ上拉电阻的要求

RFS 。

4

RCLK

接收时钟，逻辑输出。 RCLK为它是从内部得到的选通串行时钟输出

或外部ADC时钟。如果控制输入为V

SS

时钟继续运行。与

控制输入在DGND的RCLK输出被切断（三态）后，串行传输

完整的。 RCLK是一个开漏输出，需要外接2 kΩ的上拉电阻。

5

DR

接收数据时，逻辑输出。这是用于与开漏输出的数据

RFS

和

RCLK从ADC传输数据。串行数据是在RCLK时的下降沿有效

RFS

is

低。外部4.7 kΩ的电阻需要在DR输出。

1

CONVST

转换开始，逻辑输入。低到这个输入高电平的跳变放跟踪保持放大器进入

保持状态，并启动ADC转换。此输入在异步到CLK输入。

24

控制

控制逻辑输入。与此引脚为0 V时， RCLK是不连续的。与此引脚在-5 V时，

RCLK为连续的。请注意，追平该引脚到V

DD

使器件在出厂测试模式下正常

操作不被显示出来。

DAC接口和控制

14

TFS

发送帧同步，逻辑输入。这是为DAC一帧或同步信号

与该信号的下降沿之后预期的串行数据。

15

DT

传输数据，逻辑输入。这是数据输入端，用于与

TFS

和TCLK

到串行数据传送到输入锁存器。

16

TCLK

发送时钟，逻辑输入。串行数据位被锁存的TCLK时的下降沿

TFS

是低的。

LDAC

加载DAC ，逻辑输入。新字从输入传送到DAC锁存器锁存的

13

落入此信号的边沿。

18

NC

无连接。

版本B

–5–