a
特点
指定V
DD
3 V至5.5 V
只读操作
AD7853-200 kSPS时; AD7853L -100 kSPS时
系统和自校准用的自动校准
上电
低功耗：
AD7853 ： 12毫瓦（V
DD
= 3 V)
AD7853L ： 4.5毫瓦（V
DD
= 3 V)
自动断电转换后（ 25 W）
灵活的串行接口：
8051 / SPI / QSPI / P兼容
24引脚DIP ， SOIC和SSOP封装
应用
电池供电系统（个人数字助理，
医疗器械，移动通信）
笔计算机
仪表和控制系统
高速调制解调器
3 V至5 V单电源， 200 kSPS时
12位采样ADC
AD7853/AD7853L*
功能框图
AV
DD
AGND
AGND
AIN（+ ）
T / H
AIN（ - ）
2.5V
参考
COMP
REF
IN
/
REF
OUT
C
REF1
收费
再分配
DAC
C
REF2
CAL
校准
内存
和控制器
SAR ADC +
控制
BUF
AD7853/AD7853L
DV
DD
DGND
AMODE
CLKIN
CONVST
忙
睡觉
串行接口/控制寄存器
概述
在AD7853 / AD7853L均为高速，低功耗， 12位
从单一的3 V或5 V电源供电的ADC时，
AD7853的速度和所述AD7853L为低被优化
力。 ADC的权力了一组默认条件
该时间可为只读的ADC来操作。该ADC
包含自校准和系统校准选项，以恩
确保操作精度不受时间和温度，并有
对于低功耗应用省电选项数量。
的部分上电时，一组默认条件和罐
作为一个只读型ADC。
的AD7853能够200 kHz，而该
AD7853L能够100kHz的通过速率。输入
跟踪和保持收购了500 ns的信号，并配有伪
差分采样方案。在AD7853 / AD7853L电压
范围是0到V
REF
与直二进制三三两两完井
换货输出编码。输入信号范围是到电源，并在
器件能够转换满功率信号100千赫。
CMOS结构确保了典型的低功耗
4.5毫瓦的正常运行和1.15 mW的功率下
模式，以10 kSPS时（吞吐量速度V
DD
= 3V） 。部分
采用24引脚， 0.3英寸宽的双列直插式封装
（ DIP ） ， 24引脚小外形封装（ SOIC ）和24引脚小缩水
纲要（ SSOP ）封装。
SM1 SM2
SYNC
DIN
DOUT SCLK极性
产品亮点
1.指定为3 V和5 V电源。
2.自动校准上电。
3.灵活的电源管理选项，包括自动
转换后掉电。
4.工作在基准电压从1.2 V到V
DD
.
5.模拟输入范围为0 V至V
DD
.
6.自我和系统校准。
7.通用串行I / O端口（ SPI / QSPI / 8051 / μP） 。
8.低功耗版本AD7853L 。
*专利申请中。
SPI和QSPI是摩托罗拉公司的商标。
版本B
信息ADI公司提供的被认为是准确和
可靠的。但是，没有责任承担由Analog Devices其
使用，也不对第三方专利或其他权利的任何侵犯
这可能是由于它的使用。没有获发牌照以暗示或
否则，在ADI公司的任何专利或专利权。
一个技术的方式， P.O. 9106箱，诺伍德，MA 02062-9106 ， U.S.A.
联系电话： 781 / 329-4700
万维网网站： http://www.analog.com
传真： 781 / 326-8703
ADI公司， 1998年
2
V
REF / REF
AD7853/AD7853L–SPECIFICATIONS
1,
和B （AV = DV = C + 3.0 + 85toC ） +5.5 LV版本） ; F
外部基准，女
= 4兆赫（ 1.8 MHz的B级（ 0℃至+ 70℃ ） ， 1 MHz的
等级（ -40
为
DD
DD
IN
= 2.5 V
CLKIN
样品
= 200千赫
（ AD7853 ） 100千赫（ AD7853L ） ;
睡觉
=逻辑高电平;牛逼
A
= T
民
给T
最大
中，除非另有说明。 ）规格中（）应用到AD7853L 。
OUT
参数
动态性能
信号与噪声+失真比
3
（SNR）的
总谐波失真（ THD ）
峰值谐波或杂散噪声
互调失真（ IMD ）
二阶条款
三阶条款
DC精度
决议
积分非线性
A版
1
70
–78
–78
–78
–78
12
±
1
±
1
(± 1)
±
1
±
1
±
1
(± 2.5)
±
2.5
(± 4)
±
2.5
(± 4)
±
2
(± 2.5)
B版本
1
71
–78
–78
–80
–80
12
±
1
±
0.5
(± 1)
±
1
±
1
±
1
(± 2.5)
±
2.5
(± 4)
±
2.5
(± 4)
±
2
(± 2.5)
单位
分贝分钟
最大分贝
最大分贝
dB典型值
dB典型值
位
LSB（最大值）
LSB（最大值）
LSB（最大值）
LSB（最大值）
LSB（最大值）
LSB （典型值）
LSB（最大值）
LSB（最大值）
LSB（最大值）
LSB（最大值）
LSB（最大值）
LSB（最大值）
LSB（最大值）
LSB（最大值）
测试条件/评论
通常，信噪比为72分贝
V
IN
= 10 kHz正弦波，女
样品
= 200千赫（ 100千赫）
V
IN
= 10 kHz正弦波，女
样品
= 200千赫（ 100千赫）
V
IN
= 10 kHz正弦波，女
样品
= 200千赫（ 100千赫）
FA = 9.983千赫， FB = 10.05千赫，女
样品
= 200千赫（ 100千赫）
FA = 9.983千赫， FB = 10.05千赫，女
样品
= 200千赫（ 100千赫）
微分非线性
总非调整误差
单极性偏移误差
单极性偏移误差
正满量程误差
正满量程误差
负满量程误差
负满量程误差
双极性零误差
双极性零误差
模拟量输入
输入电压范围
2.5 V外部基准电压V
DD
= 3 V, V
DD
= 5 V （B级专用）
5 V外部基准电压V
DD
= 5 V
（L版， 5 V外部基准电压，V
DD
= 5 V)
（L版）
保证无漏码为12位。 2.5 V外部参考
V
DD
= 3 V ， 5 V外部基准电压V
DD
= 5 V
2.5 V外部基准电压V
DD
= 3 V ， 5 V外部基准电压V
DD
= 5 V
（L版本， 2.5 V外部基准电压V
DD
= 3 V ， 5 V外部
参考V
DD
= 5 V)
2.5 V外部基准电压V
DD
= 3 V ， 5 V外部基准电压V
DD
= 5 V
（L版本， 2.5 V外部基准电压V
DD
= 3 V ， 5 V外部
参考V
DD
= 5 V)
2.5 V外部基准电压V
DD
= 3 V ， 5 V外部基准电压V
DD
= 5 V
（L版本， 2.5 V外部基准电压V
DD
= 3 V ， 5 V外部
参考V
DD
= 5 V)
2.5 V外部基准电压V
DD
= 3 V ， 5 V外部基准电压V
DD
= 5 V
（L版本， 2.5 V外部基准电压V
DD
= 3 V ， 5 V外部
参考V
DD
= 5 V)
即，AlN （+） - AIN（ - ）= 0至V
REF
，AlN （ - ）可以被偏置
上升，但AIN （ + ）不能低于AIN （ - ）
即，AlN （+） - AIN（ - ） = -V
REF
/ 2到+ V
REF
/ 2 ， AIN （ - ）应
被偏压到+ V
REF
/ 2和AIN （ + ）可以去下面AIN （ - ），但
不能低于0 V.
0到V
REF
±
V
REF
/2
±
1
20
2.3/V
DD
150
2.3/2.7
20
0到V
REF
±
V
REF
/2
±
1
20
2.3/V
DD
150
2.3/2.7
20
伏
伏
漏电流
输入电容
参考输入/输出
REF
IN
输入电压范围
输入阻抗
REF
OUT
输出电压
REF
OUT
温度系数
逻辑输入
输入高电压，V
INH
A
最大
pF的典型值
V最小/最大
千欧（典型值）
V最小/最大
PPM /°C的典型值
从1.2伏官能
2.4
2.1
输入低电压，V
INL
0.8
0.6
±
10
10
2.4
2.1
0.8
0.6
±
10
10
V分钟
V分钟
V最大
V最大
A
最大
pF的最大
AV
DD
DV
DD
= 4.5 V至5.5 V
AV
DD
DV
DD
= 3.0 V至3.6 V
AV
DD
DV
DD
= 4.5 V至5.5 V
AV
DD
DV
DD
= 3.0 V至3.6 V
通常情况下10 nA的，V
IN
= 0 V或V
DD
输入电流I
IN
输入电容，C
IN4
–2–
版本B
AD7853/AD7853L
参数
逻辑输出
输出高电压，V
OH
4
2.4
0.4
±
10
10
4
2.4
0.4
±
10
10
直（自然科学）二进制
二进制补码
4.6 (18)
(10)
0.4 (1)
V分钟
V分钟
V最大
A
最大
pF的最大
A版
1
B版本
1
单位
测试条件/评论
I
来源
= 200
A
AV
DD
DV
DD
= 4.5 V至5.5 V
AV
DD
DV
DD
= 3.0 V至3.6 V
I
SINK
- 0.8毫安
输出低电压，V
OL
浮态泄漏电流
浮态输出电容
4
输出编码
转化率
转换时间
采样/保持捕获时间
单极性输入范围
双极性输入范围
s
最大
s
最大
s
民
（只有L版本， -40 ° C至+ 85°C ， 1 MHz的CLKIN ）
（只有L版本， 0 ° C至+ 70 ° C， 1.8 MHz的CLKIN ）
（仅L版本）
4.6 (18)
0.4 (1)
电源要求
AV
DD,
DV
DD
I
DD
普通模式
5
睡眠模式
6
随着外部时钟上
+3.0/+5.5
6 (1.9)
5.5 (1.9)
10
400
+3.0/+5.5
6 (1.9)
5.5 (1.9)
10
400
5
200
33 (10.5)
20 (6.85)
55
36
27.5
18
V最小/最大
最大mA
最大mA
A
典型值
A
典型值
A
最大
A
典型值
毫瓦MAX
毫瓦MAX
W
典型值
W
典型值
W
最大
W
最大
V MAX / MIN
V MAX / MIN
AV
DD
DV
DD
= 4.5 V至5.5 V.通常为4.5 MA（ 1.5 ） ;
AV
DD
DV
DD
= 3.0 V至3.6 V.典型4.0毫安（1.5 mA）的
完全掉电。电源管理中的位控制寄存器
设为PMGT1 = 1 ， PMGT0 = 0
部分断电。电源管理中的位控制
注册设为PMGT1 = 1 ， PMGT0 = 1
通常情况下1
A.
全关机。电源管理中的位
控制寄存器设为PMGT1 = 1 ， PMGT0 = 0
部分断电。电源管理中的位控制
注册设为PMGT1 = 1 ， PMGT0 = 1
V
DD
= 5.5 V ：通常情况下25毫瓦（ 8 ）
睡觉
= V
DD
V
DD
= 3.6 V ：通常情况下15毫瓦（ 5.4 ） ;
睡觉
= V
DD
V
DD
= 5.5 V;
睡觉
= 0 V
V
DD
= 3.6 V;
睡觉
= 0 V
V
DD
= 5.5 V ：通常5.5
W;
睡觉
= 0 V
V
DD
= 3.6 V ：通常3.6
W;
睡觉
= 0 V
允许的偏移电压量程标定
许满量程电压量程标定
随着外部时钟关闭
5
200
正常模式功耗
休眠模式下功耗
随着外部时钟上
随着外部时钟关闭
系统校准
偏移校准跨度
7
增益校准跨度
7
33 (10.5)
20 (6.85)
55
36
27.5
18
+0.05
×
V
REF
/–0.05
×
V
REF
+1.025
×
V
REF
/–0.975
×
V
REF
笔记
1
温度范围如下：A ，B版本， -40 ° C至+ 85°C 。对于L版本， A和B版本F
CLKIN
= 1兆赫在-40 ° C至+ 85 ° C的温度范围内，
B F版
CLKIN
= 1.8兆赫在0 ° C至+ 70 °C温度范围。
2
校准后的规格适用。
3
SNR计算包含失真和噪声分量。
4
样品测试@ + 25°C ，以确保合规性。
5
所有数字输入@ DGND除
CONVST ，睡眠， CAL ，
和
SYNC
@ DV
DD
。在数字输出无负载。模拟输入@ AGND 。
6
CLKIN @ DGND时，外部时钟关闭。所有数字输入@ DGND除
CONVST ，睡眠， CAL ，
和
SYNC
@ DV
DD
。在数字输出无负载。
模拟输入@ AGND 。
7
偏移和增益校准跨度定义为偏移和增益误差的AD7853 / AD7853L可以校准的范围。还认为这些都是电压跨度注
并没有绝对的电压（即允许系统失调电压为系统偏移误差提出了在AIN （ + ），以调整出将AIN （ - ）
±
0.05
×
V
REF
,
和AIN （ + ）和AIN之间施加的允许系统满量程电压（ - ）的系统满量程电压误差进行调整出来将是V
REF
±
0.025
×
V
REF
).
此进行更详细的解释在数据表中的校正部分。
特定网络阳离子如有更改，恕不另行通知。
版本B
–3–
AD7853/AD7853L
定时
参数
f
CLKIN2
1
T
DD
除非
DD
另有说明）
特定网络阳离子
最大
,
在T限制
民
, T
最大
（ A，B版本）
5V
3V
500
4
1.8
1
4
f
CLKIN
100
50
4.6
10 (18)
–0.4 t
SCLK
0.4 t
SCLK
0.6 t
SCLK
50
50
75
40
20
0.4 t
SCLK
0.4 t
SCLK
30
30/0.4 t
SCLK
50
50
90
50
2.5 t
CLKIN
2.5 t
CLKIN
31.25
27.78
3.47
500
4
1.8
1
4
f
CLKIN
100
90
4.6
10 (18)
–0.4 t
SCLK
0.4 t
SCLK
0.6 t
SCLK
90
90
115
60
30
0.4 t
SCLK
0.4 t
SCLK
50
50/0.4 t
SCLK
50
50
130
90
2.5 t
CLKIN
2.5 t
CLKIN
31.25
27.78
3.47
单位
千赫分钟
兆赫最大
兆赫最大
兆赫最大
兆赫最大
兆赫最大
ns（最小值）
ns（最大值）
s
最大
s
最大
ns（最小值）
ns的最小/最大
ns（最小值）
ns（最大值）
ns（最大值）
ns（最大值）
ns（最小值）
ns（最小值）
ns（最小值）
ns（最小值）
ns（最小值）
ns的最小/最大
ns（最大值）
ns（最大值）
ns（最大值）
ns（最大值）
ns（最大值）
ns（最大值）
毫秒（典型值）
毫秒（典型值）
毫秒（典型值）
（ AV = DV = + 3.0V至+ 5.5V ; F
CLKIN
= 4兆赫的AD7853和1.8 / 1兆赫AD7853L ;牛逼
A
= T
民
to
描述
主时钟频率
L型， 0 ° C至+ 70 ° C， B级只
L型， -40 ° C至+ 85°C
接口模式1 ， 2 ， 3 （外部串行时钟）
接口模式4,5 （内部串行时钟）
CONVST
脉宽
CONVST ↓
忙↑传播延迟
转换时间= 18吨
CLKIN
L型1.8 （ 1 ） MHz的CLKIN 。转换时间= 18吨
CLKIN
同步？
到SCLK ↓建立时间（非连续的SCLK输入）
同步？
到SCLK ↓建立时间（连续输入SCLK ）
同步？
到SCLK ↓建立时间。接口模式4只
从延迟
同步？
直到DOUT三州残疾人
从延迟
同步？
直到DIN三态禁用
数据访问时间SCLK ↓后
数据建立时间之前SCLK ↑
数据有效到SCLK保持时间
SCLK高脉冲宽度（接口模式4和5）
SCLK的低脉冲宽度（接口模式4和5）
SCLK ↑到
同步？
保持时间（非连续SCLK ）
（连续SCLK ）并不适用于接口模式3
SCLK ↑到
同步？
保持时间
从延迟
同步？
直到DOUT三态启用
延迟从SCLK ↑到DIN被配置为输出
延迟从SCLK ↑到DIN被配置为输入
CAL ↑
忙↑延迟
CONVST ↓
忙↑延迟校准序列
全自校准时间，主时钟依赖
(125013 t
CLKIN
)
内部DAC Plus系统满量程校准时间，主时钟
依赖（ 111114吨
CLKIN
)
系统失调校准时间，主时钟依赖
(13899 t
CLKIN
)
f
SCLK3
t
1 4
t
2
t
兑换
t
3
t
4
t
5 5
t
5A5
t
6 5
t
7
t
8
t
9 6
t
106
t
11
t
11A
t
127
t
13
t
148
t
15
t
16
t
CAL9
t
CAL19
t
CAL29
笔记
引用SCLK ↑ （上升）或SCLK ↓ （下降）边在这里说明与极性引脚为高电平。对于引脚极性低则相反边缘
SCLK将适用。
1
在+ 25 ° C样品测试，以确保合规性。所有输入信号均指定tR = tF = 5 ns的10％的规定（ 90 ％V的
DD
），并定时从1.6V见的电压电平
表X和时序图的不同接口模式和校准。
2
马克/空间比主时钟输入为40/60至60/40 。
3
对于接口模式1 ， 2 ， 3 SCLK最高频率为4MHz的。对于接口模式4和5在SCLK为输出与频率为f
CLKIN
.
4
该
CONVST
脉冲宽度将在这里只适用于正常操作。当器件处于关断模式下，不同的
CONVST
脉冲宽度将适用（见电源 -
下节） 。
5
测得的与图1的负载电路并且被定义为所需的输出时间跨越0.8V或2.4V。
6
自时钟模式（接口模式4 ， 5 ）的名义SCLK高电平和低电平时间将0.5吨
SCLK
= 0.5 t
CLKIN
.
7
t
12
当装载有图1的电路所测得的数，然后外推导出形式采取的数据输出改变0.5 V的测量时间
背面去除的充电或放电的100pF的电容的影响。这意味着该时间t
12
在时序特性所是真正的公交车relin-
的部分和的quish时间是独立的总线负载的。
8
t
14
当装载有图1的电路所测得的数，然后外推导出形式采取的数据输出改变0.5 V的测量时间
背面去除的充电或放电的100pF的电容的影响。这意味着，在定时特性引述的时间是该部分的真实延迟
在关闭输出驱动器和配置DIN线作为输入。一旦这段时间过去之后，用户可以驱动DIN线明知总线冲突会
不会发生。
9
为校准时间指定的典型时间为4MHz的主时钟。对于L版的校准时间将长于这里列出因
1.8 / 1 MHz的主时钟。
特定网络阳离子如有更改，恕不另行通知。
–4–
版本B
AD7853/AD7853L
典型时序图
图2和图3显示了典型的读出和写入的时序图。
图2示出的转换中在 - 之后的读出和写入
terface模式2和3要达到的最大采样速率
100千赫（ AD7853L ）或200千赫（ AD7853 ）的接口模式
图2和3 ，读出和写入，必须在转换被执行
锡永。图3示出了用于接口模式4的时序图
和5具有100千赫（ AD7853L ）或200 kHz的采样率
（ AD7853 ） 。至少400 ns的采样时间必须被允许
（从BUSY下降沿的时间到下一个上升沿
of
CONVST ）
前一次转换开始，以确保
部分结算到12位的水平。如果用户不希望
提供
CONVST
信号，转换可以在启动
软件通过写控制寄存器。
极性PIN逻辑高
1.6mA
I
OL
输出
针
C
L
100pF
+2.1V
200 A
I
OH
图1.负载电路的数字输出定时
特定网络阳离子
t
1
CONVST
（I / P）的
t
兑换
= 4.6秒以内， 10秒对于L版本
t
1
= 100 ns（最小值） ，
t
5
= 50/90 ns（最大值） 5V / 3V ，
t
7
= 40/60 ns（最小值） 5V / 3V
t
兑换
t
2
BUSY （O / P）
SYNC
（I / P）的
t
3
SCLK （I / P）的
1
5
t
9
6
16
t
11
t
5
t
6
DOUT （O / P）
三
状态
DB15
t
10
t
6
DB11
DB0
t
12
三
状态
t
7
DB15
t
8
DB11
DB0
图2. AD7853 / AD7853L时序图（典型的读写操作的接口模式2 ， 3 ）
极性PIN逻辑高
t
1
CONVST
（I / P）的
t
兑换
= 4.6秒以内， 10秒对于L版本
t
1
= 100 ns（最小值） ，
t
5
= 50/90 ns（最大值） 5V / 3V ，
t
7
= 40/60 ns（最小值） 5V / 3V
t
兑换
t
2
BUSY （O / P）
SYNC
（O / P）
t
4
SCLK （O / P）
1
5
t
9
6
16
t
11
t
10
t
5
DOUT （O / P）
三
状态
DB15
t
6
DB11
t
12
DB0
三
状态
t
7
t
8
DIN（ I / P）
DB15
DB11
DB0
图3. AD7853 / AD7853L时序图（典型的读写操作的接口模式4 ， 5 ）
版本B
–5–
QQ：2880707522 复制
