a
特点
22位Σ- Δ型ADC
105分贝动态范围（ 146 Hz输入）
0.003 ％积分非线性
片上低通数字滤波器
截止可编程从584赫兹至36.5赫兹
线性相位响应
五线串行I / O
二进制补码编码
简单的界面，以DSP和微型计算机
滤波器截止的软件控制
5 V电源
低功耗工作： 50毫瓦
应用
生物医学数据采集
心电图机
脑电图机
过程控制
高精度仪表
地震系统
LC
2
MOS
22位数据采集系统
AD7716
功能框图
AV
DD
DV
DD
AV
SS
RESET
A0 A1
A2
CLKIN
CLKOUT
AD7716
A
IN
1
类似物
调制器
低通
数字
滤波器
时钟
GENERATION
模式
控制
逻辑
CASCIN
CASCOUT
RFS
SDATA
SCLK
DRDY
A
IN
2
类似物
调制器
低通
数字
滤波器
A
IN
3
类似物
调制器
低通
数字
滤波器
产量
移
注册
A
IN
4
类似物
调制器
低通
数字
滤波器
控制
注册
TFS
V
REF
AGND
DGND
D
IN
1
D
OUT
1
D
OUT
2
概述
的AD7716是用于数据采集的信号处理块
系统。它能够处理四个通道频带 -
宽度达584赫兹。分辨率为22位，而可使用的
动态范围从111分贝随的输入带宽
36.5赫兹至99分贝的584 Hz的输入带宽。
该装置由四个独立的A / D转换器通道，
采用Σ-Δ技术实现的。 Σ-Δ
ADC包括芯片上的数字滤波，并且因此，该系统
滤波要求得到了缓解。
三个地址引脚编程设备地址。这允许
数据采集系统，具有多达32个通道被设置在一个
简约时尚。来自设备的输出字包含32个
数据的比特。一个比特由D的状态确定
IN
1未
放并且可以使用，例如，在一个ECG系统与
外部起搏器检测电路，以指示输出
词是因为一个起搏脉冲的存在的无效。
有22位对应于模拟输入的数据。
二位包含信道地址和3位是该设备
地址。因此，在一个32信道系统中，每个信道将具有
分离的5位地址。该设备还具有一个CASCOUT销
和CASCIN引脚允许多个简单的网络
设备。
芯片上的控制寄存器被使用在SCLK编程
SDATA和
TFS
销。三个位控制寄存器组
所述数字滤波器的截止频率为设备。可选择频
quencies是584赫兹， 292赫兹， 146赫兹， 73赫兹和36.5赫兹。一
另外2位显示为输出
OUT
1和D
OUT
2 ，并且可以是
用于控制校准的前端。该装置是
在一个44引脚PQFP用（塑料四方扁平封装）和44引脚
PLCC 。
REV 。一
信息ADI公司提供的被认为是准确和
可靠的。但是，没有责任承担由Analog Devices其
使用，也不对第三方专利或其他权利的任何侵犯
这可能是由于它的使用。没有获发牌照以暗示或
否则，在ADI公司的任何专利或专利权。
一个技术的方式， P.O. 9106箱，诺伍德，MA 02062-9106 ， U.S.A.
联系电话： 617 / 329-4700
传真： 617 / 326-8703
= 8 MHz的; MODE
AV
= +5
AD7716–SPECIFICATIONS
2.5 V ;滤波器的截止= 146赫兹;脚为高电平（从模式的工作） ; 146赫兹; = ADVSource V
5％ ; AV = -5 V的5％ ; AGND = DGND = 0 V ; V =
噪声测量带宽=
CLKIN
DD
DD
SS
REF
IN
1, 2
(f
电阻= 750
参数
2
1 nF的到AGND在每一个
IN
. T
A
= T
民
给T
最大
除非另有说明）。
B版本
单位
测试条件/评论
静态性能
决议
积分非线性误差
增益误差
增益通道间匹配
增益TC
偏移误差
偏移匹配通道间
OFFSET TC
噪音
动态性能
采样率
输出更新速率
滤波器的截止频率
建立时间
可用动态范围
4
总谐波失真
绝对群时延
3
差分群时延
3
通道到通道隔离
模拟量输入
输入范围
输入电容
输入偏置电流
逻辑输入
V
INH
，输入高电压
V
INL
，输入低电压
I
IN
，输入电流
SDATA ，
RFS
TFS
所有其它输入
C
IN
，输入电容
3
逻辑输出
V
OH
，输出电压高
V
OL
，输出低电压
电源
参考输入
AV
DD
DV
DD
AV
SS
I
DD
I
SS
耗电量
电源抑制
5
22
0.003
0.006
1
0.5
30
0.2
0.1
4
11
位
％ FSR （典型值）
％ FSR最大
％ FSR最大
％ FSR最大
μV/°C
典型值
％ FSR最大
％ FSR最大
μV/°C
典型值
V
最大有效值
保证无漏码为21位
3
见表一对典型的噪声性能与编程
截止频率
570千赫在f
CLKIN
= 8 MHz的
N是FC2 ， FC1 ， FC0的控制寄存器的十进制等效
f
CLKIN
/14
f
CLKIN
/(14 256 2
N
)
f
CLKIN
/(3.81 14 256 2
N
)
(3 14 256 2
N
/f
CLKIN
)
见表一
–90
–100
(3 14 256 2
N
)/2f
CLKIN
10
–85
dB典型值
dB典型值
纳秒（典型值）
dB典型值
输入频率= 35赫兹
A
IN
=
±
10 mV的P-P
从任何一个通道其他三个，用穿心
35赫兹满量程正弦波应用于通道
±
2.5
10
1
2.4
0.8
+10/-130
+10/-650
±
10
10
2.4
0.4
伏
pF的典型值
nA的典型值
V分钟
V最大
A
最大
A
最大
A
最大
pF的最大
V分钟
V最大
内部50 kΩ上拉电阻器
内部10 kΩ上拉电阻
|I
OUT
|
≤
40
A
|I
OUT
|
≤
1.6毫安
2.4/2.6
4.75/5.25
4.75/5.25
–4.75/–5.25
7.5
2.5
50
–70
V MIN / V最大
V MIN / V最大
V MIN / V最大
V MIN / V最大
最大mA
最大mA
毫瓦MAX
dB典型值
4.8毫安（典型值）
1.8毫安典型
35毫瓦（典型值）
笔记
1
工作温度范围如下： B版本; -40 ° C至+ 85°C 。
2
在A
IN
引脚呈现非常高的阻抗的动态负载而变化与时钟频率。
3
通过设计和特性保证。数字滤波器具有线性相位。
4
可用动态范围是通过测量噪声和与这对满量程输入范围得到保证。
5
100 mV峰峰值， 120赫兹正弦波应用于每个供应。
特定网络阳离子如有更改，恕不另行通知。
–2–
REV 。一
AD7716
表一，典型的可用动态范围，均方根噪声和滤波的稳定时间与滤波器截止频率
N
0
1
2
3
4
截止编程
频率（Hz）
584
292
146
73
36.5
输出更新
频率（Hz ）
2232
1116
558
279
140
可用动态
范围（dB ）
99
102
105
108
111
RMS噪声
( V)
21
14
10
7
5
滤波器建立时间
0.0007 ％FS （ ms）的
1.35
2.7
5.4
10.8
21.6
绝对集团
延迟（ ms）的
0.675
1.35
2.7
5.4
10.8
记
可用动态范围被定义为均方根满刻度读数（正弦波输入）连接到转换器的均方根噪声之比。
控制寄存器时序特性
1, 2
（ AV
参数
t
1
t
2
t
3
t
4
t
5
t
6
在T限制
民
, T
最大
（B版）
1/f
CLKIN
77
30
20
10
20
DV
DD
= +5 V
DGND = 0 V ; F
CLKIN
= 8 MHz的;输入电平：逻辑0 = 0 V ，逻辑1 = DV
DD
;除非另有说明）
单位
ns（最小值）
ns（最小值）
ns（最小值）
ns（最小值）
ns（最小值）
ns（最小值）
DD
=
5％ ; AV
SS
= –5 V
5％ ; AGND =
条件/评论
SCLK周期
SCLK宽度
TFS
建立时间
SDATA建立时间
SDATA保持时间
TFS
保持时间
笔记
1
在+ 25 ° C样品测试，以确保合规性。所有的输入信号是从1.6V的电压电平中指定与指定tR = tF = 5纳秒（10％至90％的5伏），并定时
2
参见图2 。
3
CLKIN的占空比的范围是40％至60 ％。
1.6mA
I
OL
TO
产量
针
+2.1V
C
L
50pF
200A
I
OH
图1.负载电路的访问时间和总线释放时间
t
2
t
1
SCLK （I）的
t
2
TFS （Ⅰ）
t
3
t
4
t
5
DB0
(DB8)
DB1
(DB9)
DB2
(DB10)
DB3
(DB11)
DB4
(DB12)
DB5
(DB13)
DB6
(DB14)
t
6
SDATA （I）的
DB7
(DB15)
图2.控制寄存器时序图
REV 。一
–3–
AD7716
DV
DD
= +5 V
f
CLKIN
= 8 MHz的;输入电平：逻辑0 = 0 V ，逻辑1 = DV
DD
;除非另有说明）
DD
主模式时序特性
1, 2
（ AV
在T限制
民
, T
最大
（B版）
400
8
40
40
1/f
CLKIN
1/f
CLKIN
1/2f
CLKIN
+ 30
50
40
50
1/f
CLKIN
40
1/f
CLKIN
45
1/2f
CLKIN
+ 50
1/2f
CLKIN
+ 10
1/2f
CLKIN
+ 60
50
20
1/2f
CLKIN
+ 50
2/f
CLKIN
单位
千赫分钟
兆赫最大
ns（最大值）
ns（最大值）
ns（最小值）
ns（最小值）
ns（最大值）
ns（最大值）
ns（最大值）
ns（最小值）
ns
ns（最大值）
ns
ns（最大值）
ns（最大值）
ns（最小值）
ns（最大值）
ns（最大值）
ns（最小值）
ns（最大值）
ns
5％ ; AV
SS
= –5 V
5％ ; AGND = DGND = 0 V ;
参数
f
CLKIN3 ， 4
t
r 5
t
f 5
t
7
t
8
t
9
t
10
t
11
t
12
t
13
t
14
t
15
t
166
t
177
t
18
t
19
t
20
t
21
条件/评论
CLKIN频率
数字输出上升时间。通常情况下为20 ns
数字输出下降时间。通常情况下为20 ns
CASCIN脉冲宽度
CASCIN到
DRDY
建立时间
DRDY
低到SCLK低延时
CLKIN高到
DRDY
低， SCLK有效，
RFS
活跃
CLKIN高到SCLK高延迟
SCLK宽度
SCLK周期
SCLK为高
RFS
高延迟
RFS
脉冲宽度
SCLK高到SDATA有效延迟
SCLK从低到SDATA高阻抗延迟
CLKIN高到
DRDY
高延迟
CLKIN高到
RFS
高阻抗， SCLK高阻抗
SCLK从低到高CASCOUT延迟
CASCOUT脉宽
笔记
1
在+ 25 ° C样品测试，以确保合规性。所有的输入信号是从1.6V的电压电平中指定与指定tR = tF = 5纳秒（10％至90％的5伏），并定时
2
参见图1和3 。
3
CLKIN的占空比的范围是40％至60 ％。
4
在AD7716的产品测试和f
CLKIN
频率为8 MHz ，在从机模式。它是由特性保证在400千赫和8 MHz在主模式下工作。
5
用10 ％和感兴趣的波形90 ％的点指定。
6
t
16
测定与图1的负载电路并且被定义为所需的输出时间跨越0.8V或2.4V。
7
t
17
从采取的数据输出改变0.5 V的测量时间衍生当载有图1中的电路测量的数目，然后外推
背面去除的充电或放电的100pF的电容的影响。这意味着，在时序特性所引用的时候是真正的总线释放
的部分的，因此时间是独立的外部总线负载电容。
t
7
CASCIN （I）的
t
8
CLKIN （ⅰ）
t
9
DRDY （ O）
t
11
t
12
t
13
t
18
t
19
t
10
SCLK （ O）
t
12
RFS （ O）
t
14
t
15
t
17
t
19
t
16
SDATA （ O）
DB31
CH1
DB30
CH1
DB29
CH1
DB25
CH1
DB24
CH1
DB23
CH1
DB2
CH4
DB1
CH4
DB0
CH4
t
21
CASCOUT （ O）
t
20
图3.主控模式时序图
–4–
REV 。一
AD7716
DV
DD
= +5 V
f
CLKIN
= 8 MHz的;输入电平：逻辑0 = 0 V ，逻辑1 = DV
DD
;除非另有说明）
参数
f
CLKIN3 ， 4
t
r 5
t
f 5
t
23
t
24
t
25
t
26
t
27
t
286
t
29
t
307
t
31
t
32
（B版）
400
8
40
40
1/f
CLKIN
50
125
1/f
CLKIN
+30
30
50
50
50
0
60
2/f
CLKIN
单位
千赫分钟
兆赫最大
ns（最大值）
ns（最大值）
ns（最小值）
ns（最小值）
ns（最小值）
ns（最小值）
ns（最小值）
ns（最大值）
ns（最小值）
ns（最大值）
ns（最小值）
ns（最大值）
ns（最大值）
从模式时序特性
1, 2
（ AV
DD
=
5％ ; AV
SS
= –5 V
5％ ; AGND = DGND = 0 V ;
条件/评论
CLKIN频率
数字输出上升时间。通常情况下为20 ns
数字输出下降时间。通常情况下为20 ns
CASCIN脉冲宽度
SCLK宽度
SCLK周期
CASCIN到高
RFS
建立时间
RFS
由低到高SCLK建立时间
SCLK高到SDATA有效延迟
RFS
保持时间SCLK高后
SCLK高到SDATA高阻抗延迟
SCLK高到CASCOUT高延迟。
CASCOUT脉宽
笔记
1
在+ 25 ° C样品测试，以确保合规性。所有的输入信号是从1.6V的电压电平中指定与指定tR = tF = 5纳秒（10％至90％的5伏），并定时
2
参见图1和4 。
3
CLKIN的占空比的范围是40％至60 ％。
4
在AD7716的产品测试和f
CLKIN
频率为8 MHz ，在从机模式。它是由特性保证在400 kHz的工作。
5
用10 ％和感兴趣的波形90 ％的点指定。
6
t
28
测定与图1的负载电路并且被定义为所需的输出时间跨越0.8V或2.4V。
7
t
30
从采取的数据输出改变0.5 V的测量时间衍生当载有图1中的电路测量的数目，然后外推
背面去除的充电或放电的100pF的电容的影响。这意味着，在时序特性所引用的时候是真正的总线释放
的部分的，因此时间是独立的外部总线负载电容。
t
23
CASCIN （I）的
t
24
SCLK （I）的
t
25
t
24
t
26
RFS （I）的
t
27
t
28
t
29
t
30
DB31
CH1
DB30
CH1
DB29
CH1
DB28
CH1
DB27
CH1
DB2
CH4
DB1
CH4
DB0
CH4
SDATA （ O）
t
31
CASCOUT （ O）
t
32
图4.从模式时序图
REV 。一
–5–
QQ：2881677436 复制
