LC MOS
回路供电的信号调理ADC
AD7713
特点
电荷平衡ADC
24位无失码
0.0015 ％非线性
3通道可编程增益前端
增益范围：1至128
2差分输入
1单端高电压输入
内置可编程滤波截止的低通滤波器
能够读/写校准系数
双向微控制器串行接口
单电源供电
低功率（ 3.5毫瓦典型值）与掉电模式
（ 150瓦典型值）
应用
回路供电（智能）变送器
RTD传感器
过程控制
便携式工业仪器
功能框图
REF REF
AV
DD
DV
DD
IN （ - ）中的（+）
AV
DD
待机
2
AD7713
1 A
充电平衡ADC
AIN1(+)
AIN1(–)
AIN2(+)
AIN2(–)
AIN3
输入
缩放
自稳零
-
调制器
数字
滤波器
SYNC
MUX
PGA
A = 1 – 128
200 A AV
DD
RTD1
200 A
RTD2
RFS
时钟
GENERATION
串行接口
控制
注册
产量
注册
MCLK
IN
MCLK
OUT
AGND DGND
TFS
MODE SDATA SCLK
DRDY
A0
概述
该AD7713是低频率的完整模拟前端
测量应用。该器件接受低电平信号
直接从一个换能器或高电平信号（4 V
REF
）和
输出串行数字字。它采用 - 转换
技术，可实现无失码高达24位
性能。输入信号被施加到一个专用的亲
可编程增益根据各地模拟调制器前端。
该调制器的输出由一个片上数字滤波器处理。
这种数字滤波器的第一陷波可通过编程
片内控制寄存器，滤波器截止允许调整
和稳定时间。
该器件具有两个差分模拟输入和一个单
端高电平模拟输入和一个差分基准
输入。它可以从一个单电源供电（ AV
DD
和DV
DD
在5 V ） 。该部分提供了可用于两个电流源
为激励在3线和4线RTD配置。
在AD7713从而实现所有信号调节和转换
锡永为单，双或三通道系统。
该AD7713非常适合于智能，使用基于微控制器
系统。增益设置，信号极性和RTD电流控制
可利用双向串行端口中的软件进行配置。
该AD7713包含自校准，系统校准和
后台校准选项，同时允许用户读取
和写入片内校准寄存器。
CMOS结构确保了低功耗和硬
洁具可编程的关断模式下，待机
功耗仅150
W
典型的。该器件提供
在一个24引脚， 0.3英寸宽， PDIP和CERDIP以及一个24
引脚SOIC封装。
产品亮点
1. AD7713消耗的总电源电流小于1mA ，
因此非常适合在环路供电系统。
2.两个可编程增益通道允许AD7713来
直接接受来自传感器的除去输入信号
大量信号调理。为了最大限度地提高
该部分的柔软性，高的电平模拟输入，可
4 V
REF
信号。片上电流源提供激励
3线和4线RTD配置。
3.无失码，确保真实，有用的， 24位的动态范围
再加上出色的
±
0.0015 ％的准确性。的影响
温度漂移是由片上自校准消除
从而消除零刻度和满刻度误差。
4. AD7713是理想的微控制器或DSP处理器
与片上控制寄存器，它允许应用程序
在滤波器截止，输入增益，信号极性和控制
校准模式。的AD7713允许用户读取和
写片上校准寄存器。
Rev. D的
信息ADI公司提供的被认为是准确和
可靠的。但是，没有责任承担由Analog Devices其
使用，也不对第三方专利或其他权利的任何侵犯该
可能是由于它的使用。没有获发牌照以暗示或以其他方式
在ADI公司的任何专利或专利权。商标
注册商标均为其各自所有者的财产。
一个技术的方式， P.O. 9106箱，诺伍德，MA 02062-9106 ， U.S.A.
联系电话： 781 / 329-4700
www.analog.com
传真： 781 / 326-8703
2004 ADI公司保留所有权利。
AD7713–SPECIFICATIONS
（ AV T = 5toVT
MCLK IN = 2兆赫，除非另有说明。所有规格
DD
民
5％ ; DV
DD
= 5 V 5 ％ ; REF IN （ + ）= 2.5 V ; REF IN （ - ） = AGND ;
最大
除非另有说明）。
单位
比特分
比特分
比特分
比特分
比特分
％ FSR最大的
μV/°C
典型值
μV/°C
典型值
μV/°C
典型值
μV/°C
典型值
μV/°C
典型值
μV/°C
典型值
PPM /°C的典型值
％ FSR最大的
μV/°C
典型值
μV/°C
典型值
条件/评论
通过设计保证。
对于滤波器陷波
≤
12赫兹。
对于滤波器陷波= 20赫兹。
对于滤波器陷波= 50赫兹。
对于滤波器陷波= 100 Hz的。
对于滤波器陷波= 200 Hz的。
取决于滤波截止和选择的增益。
滤波器陷波
≤
12赫兹;通常
±
0.0003%.
对于1,2的收益。
对于4 ， 8 ， 16 ， 32 ， 64 ， 128的收益。
对于1,2的收益。
对于4 ， 8 ， 16 ， 32 ， 64 ， 128的收益。
对于1,2的收益。
对于4 ， 8 ， 16 ， 32 ， 64 ， 128的收益。
通常
±
0.0006%.
对于1,2的收益。
对于4 ， 8 ， 16 ， 32 ， 64 ， 128的收益。
参数
静态性能
无失码
A，S版本
1
24
22
18
15
12
参见表Ⅰ和Ⅱ
±
0.0015
1
0.3
0.5
0.25
0.5
0.25
2
±
0.0004
1
0.3
请参阅表三
100
100
输出噪声
积分非线性
正满量程误差
2, 3, 4
满量程漂移
5
单极性偏移误差
2, 4
单极性偏移漂移
5
双极性零误差
2, 4
双极性零点漂移
5
增益漂移
双极负满量程误差
2
双极负满量程漂移
5
模拟输入
输入采样率，女
S
普通模式50 Hz抑制
6
普通模式60 Hz抑制
6
AIN1 ， AIN2
7
输入电压范围
8
分贝分钟
分贝分钟
对于2赫兹， 5赫兹， 10赫兹滤波器陷波，
25赫兹， 50赫兹，
±
0.02 f
缺口
.
对于2赫兹， 6赫兹， 10赫兹滤波器陷波，
30赫兹， 60赫兹，
±
0.02 f
缺口
.
以进行正常操作。
取决于增益选择。
单极性输入范围
（控制B / U位= 1 ） 。
双极性输入范围
（控制B / U位= 0 ） 。
在DC和AV
DD
= 5 V.
在DC和AV
DD
= 10 V.
对于2赫兹， 5赫兹， 10赫兹滤波器陷波，
25赫兹， 50赫兹，
±
0.02 f
NOTCH 。
对于2赫兹， 6赫兹， 10赫兹滤波器陷波，
30赫兹， 60赫兹，
±
0.02 f
NOTCH 。
0 + V
REF9
±
V
REF
共模抑制（ CMR ）
共模50 Hz抑制
6
共模60 Hz抑制
6
共模电压范围
10
直流输入漏电流@ 25°C
T
民
给T
最大
采样电容
6
AIN3
输入电压范围
增益误差
11
增益漂移
偏移误差
11
输入阻抗
100
90
150
150
AGND至AV
DD
10
1
20
0到+ 4
±
0.05
1
4
30
V
REF
V最大
V最大
分贝分钟
分贝分钟
分贝分钟
分贝分钟
V MIN到V最大
pA的最大
nA的最大
pF的最大
V最大
％ （典型值）
PPM /°C的典型值
毫伏最大
kΩ的分
对于正常操作。取决于增益
选择。
附加误差供稿电阻
衰减器。
附加漂移供稿电阻
衰减器。
附加误差供稿电阻
衰减器。
–2–
Rev. D的
AD7713
参数
参考输入
REF IN （ + ） - REF IN （ - ）电压
输入采样率，女
S
普通模式50 Hz抑制
6
普通模式60 Hz抑制
6
共模抑制（ CMR ）
共模50 Hz抑制
6
共模60 Hz抑制
6
共模电压范围
10
直流输入漏电流@ 25°C
T
民
给T
最大
逻辑输入
输入电流
所有的输入，除了MCLK IN
V
INL
，输入低电压
V
INH
，输入高电压
MCLK IN的
V
INL
，输入低电压
V
INH
，输入高电压
逻辑输出
V
OL
，输出低电压
V
OH
，输出电压高
浮态泄漏电流
浮态输出电容
12
换能器烧坏
当前
初始容差25°C
漂移
RTD激励电流
（ RTD1 ， RTD2 ）
输出电流
初始容差25°C
漂移
初始匹配@ 25°C
漂移匹配
线路调整（AV
DD
)
负载调整率
系统校准
AIN1 ， AIN2
正满量程校准极限
13
负满量程校准极限
13
偏移校准限制
14, 15
输入范围
14
A，S版本
1
2.5到AV
DD
/1.8
f
CLK IN
/512
100
100
100
150
150
AGND至AV
DD
10
1
±
10
0.8
2.0
0.8
3.5
0.4
4.0
±
10
9
1.2
±
10
0.1
单位
V MIN到V最大
条件/评论
对于指定的性能。部分
功能与低V
REF
电压。
对于2赫兹， 5赫兹， 10赫兹滤波器陷波，
25赫兹， 50赫兹，
±
0.02 f
缺口
.
对于2赫兹， 6赫兹， 10赫兹滤波器陷波，
30赫兹， 60赫兹，
±
0.02 f
缺口
.
在DC 。
对于2赫兹， 5赫兹， 10赫兹滤波器陷波，
25赫兹， 50赫兹，
±
0.02 f
缺口
.
对于2赫兹， 6赫兹， 10赫兹滤波器陷波，
30赫兹， 60赫兹，
±
0.02 f
缺口
.
分贝分钟
分贝分钟
分贝分钟
分贝分钟
分贝分钟
V MIN到V最大
pA的最大
nA的最大
A
最大
V最大
V分钟
V最大
V分钟
V最大
V分钟
A
最大
pF的典型值
A
喃
％ （典型值）
％/℃ （典型值）
I
SINK
= 1.6毫安。
I
来源
= 100
A.
200
±
20
20
±
1
3
200
200
A
喃
％最大
PPM /°C的典型值
％最大
PPM /°C的典型值
NA / V最大
NA / V最大
匹配RTD1和RTD2电流之间。
匹配之间RTD1和RTD2电流
漂移。
AV
DD
= 5 V.
+(1.05
–(1.05
–(1.05
+(0.8
+(2.1
V
REF
） / V增益最大
V
REF
） / V增益最大
V
REF
） / V增益最大
V
REF
） / V增益分钟
V
REF
） / V增益最大
GAIN为选定的PGA增益
（期间1和128）。
GAIN为选定的PGA增益
（期间1和128）。
GAIN为选定的PGA增益
（期间1和128）。
GAIN为选定的PGA增益
（期间1和128）。
GAIN为选定的PGA增益
（期间1和128）。
Rev. D的
–3–
AD7713
参数
AIN3
正满量程校准极限
13
偏移校准限制
15
输入范围
A，S版本
1
+(4.2
单位
条件/评论
GAIN为选定的PGA增益
（期间1和128）。
GAIN为选定的PGA增益
（期间1和128）。
GAIN为选定的PGA增益
（期间1和128）。
GAIN为选定的PGA增益
（期间1和128）。
V
REF
） / V增益最大
V最大
0到V
REF
/ GAIN
+(3.2
+(4.2
V
REF
） / V增益分钟
V
REF
） / V增益最大
电源要求
电源电压
AV
DD
电压
16
DV
DD
电压
17
电源电流
AV
DD
当前
DV
DD
当前
5至10
5
0.6
0.7
0.5
1
V NOM
V NOM
最大mA
最大mA
最大mA
最大mA
±
对于指定的性能5％。
±
对于指定的性能5％。
AV
DD
= 5 V.
AV
DD
= 10 V.
f
CLK IN
= 1兆赫。
数字输入0 V至DV
DD
.
f
CLK IN
= 2兆赫。
数字输入0 V至DV
DD
.
拒绝w.r.t. AGND 。
电源抑制
18
（ AV
DD
和DV
DD
)
19
功耗
普通模式
待机（省电）模式
dB典型值
5.5
300
毫瓦MAX
W
最大
AV
DD
DV
DD
= 5 V，F
CLK IN
= 1 MHz的;
通常情况下3.5毫瓦。
AV
DD
DV
DD
= 5 V ，典型的150
W.
笔记
1
温度范围是：A版本， -40 ° C至+ 85°C ; S版， -55 ° C至+ 125°C 。
2
在感兴趣的温度校正后的适用。
3
正满量程误差适用于单极性和双极性输入范围。
4
这些错误将是该部分的输出噪声量级的系统校准后如表I所示。这些错误将在20
V
自校准后的典型
或背景校正。
5
校准在任何温度或使用后台校准模式将消除这些漂移误差。
6
这些数字被设计和/或特性保证。
7
在AIN1和AIN2模拟输入端呈现一个很高的阻抗的动态负载而改变时钟频率和输入采样率。最大recom-
谁料源电阻取决于所选择的增益。
8
关于在AIN1 （+）和AIN2 （+）输入端，模拟输入电压范围这里给出关于对在AIN1的电压（ - ）和AIN2 （ - ）输入端。输入电压
范围内对AIN3输入相对于AGND 。在AIN1和AIN2输入端的电压绝对不应该去比AV更积极
DD
+ 30mV以上
负比AGND - 30毫伏。
9
V
REF
= REF IN （ + ） - REF IN （ - ） 。
10
此共模电压范围内是允许的，条件是对AIN（+ ）和AIN的输入电压（ - ）不超过AV
DD
+ 30 mV至AGND - 30毫伏。
11
可以使用AD7713的系统校准功能，去除这个错误。这个错误不是由AD7713的自校准功能去除。偏移
漂在AIN3输入四次规格的静态性能部分给定的值。
12
通过设计保证，但未经生产测试。
13
校准后，如果模拟输入超过正满量程时，转换器将输出全1 。如果模拟输入电压低于负满量程时，设备会
输出全0 。
14
这些校准和量程限制适用于设在AIN1和AIN2模拟输入的绝对电压不超过AV
DD
+ 30 mV或去比负
AGND - 30毫伏。
15
偏移校准限制既适用于单极零点和双极零点。
16
与AV工作
DD
在该范围内的电压5.25 V至10.5 V ，保证只在0° C至70 ° C温度范围。
17
该
±
在DV 5 ％的容差
DD
输入被允许提供的DV
DD
不超过AV
DD
超过0.3V。
18
测量直流和适用于所选择的通频带。电源抑制比，在50赫兹将超过120分贝的2赫兹， 5赫兹，10赫兹， 25赫兹或50赫兹滤波器陷波。 PSRR在60赫兹
会超过120分贝的2赫兹， 6赫兹，10赫兹， 30赫兹或60赫兹滤波器陷波。
19
PSRR取决于增益： 1 = 70 dB典型值增益; 2 = 75 dB典型值增益; 4 = 80 dB典型值增益;涨幅为8 128 ≥85 dB典型值。
特定网络阳离子如有更改，恕不另行通知。
–4–
Rev. D的
AD7713
时序特性
参数
f
CLK IN3 ， 4
t
CLK IN LO
t
CLK IN HI
t
r5
t
f 5
t
1
自时钟模式
t
2
t
3
t
4
t
5
t
6
t
7 6
t
8 6
t
9
t
10
t
14
t
15
t
16
t
17
t
18
t
19
外部时钟模式
f
SCLK
t
20
t
21
t
22
t
23
t
246
t
256
t
26
t
27
t
28
t
297
t
30
t
317
t
32
t
33
t
34
t
35
t
36
1, 2
（ DV
DD
= 5 V
5％ ; AV
DD
= 5 V或10 V的5％ ; AGND = DGND = 0 V ; F
CLKIN
= 2 MHz的;
输入逻辑0 = 0 V ，逻辑1 = DV
DD
除非另有说明）。
单位
千赫分钟
兆赫最大
ns（最小值）
ns（最小值）
ns（最大值）
ns（最大值）
ns（最小值）
ns（最小值）
ns（最小值）
ns（最小值）
ns（最小值）
ns（最大值）
ns（最大值）
ns（最小值）
ns（最大值）
NS NOM
NS NOM
ns（最小值）
ns（最小值）
ns（最大值）
ns（最小值）
ns（最小值）
ns（最小值）
兆赫最大
ns（最小值）
ns（最小值）
ns（最小值）
ns（最小值）
ns（最大值）
ns（最小值）
ns（最大值）
ns（最小值）
ns（最小值）
ns（最大值）
ns（最小值）
ns（最大值）
ns（最小值）
ns（最大值）
ns（最小值）
ns（最小值）
ns（最小值）
ns（最小值）
ns（最小值）
条件/评论
主时钟频率：晶体振荡器或
外部提供的用于指定的性能
主时钟输入低电平时间;吨
CLK IN
= 1/f
CLK IN
主时钟输入高电平时间
数字输出上升时间;通常情况下为20 ns
数字输出下降时间;通常情况下为20 ns
SYNC
脉冲宽度
DRDY
to
RFS
建立时间
DRDY
to
RFS
保持时间
A0到
RFS
建立时间
A0到
RFS
保持时间
RFS
低到SCLK的下降沿
数据存取时间（ RFS低到数据有效）
SCLK下降沿到数据有效延迟
SCLK高脉冲宽度
SCLK低电平脉冲宽度
A0到
TFS
建立时间
A0到
TFS
保持时间
TFS
到SCLK下降沿延迟时间
TFS
到SCLK下降沿保持时间
数据有效到SCLK建立时间
数据有效到SCLK保持时间
串行时钟输入频率
DRDY
to
RFS
建立时间
DRDY
to
RFS
保持时间
A0到
RFS
建立时间
A0到
RFS
保持时间
数据存取时间（ RFS低到数据有效）
SCLK下降沿到数据有效延迟
SCLK高脉冲宽度
SCLK低电平脉冲宽度
SCLK下降沿到
DRDY
高
SCLK到数据有效保持时间
RFS / TFS
到SCLK下降沿保持时间
RFS
以数据有效保持时间
A0到
TFS
建立时间
A0到
TFS
保持时间
SCLK下降沿到
TFS
保持时间
数据有效到SCLK建立时间
数据有效到SCLK保持时间
在T限制
民
, T
最大
（ A，S版本）
400
2
0.4 t
CLK IN
0.4 t
CLK IN
50
50
1000
0
0
2 t
CLK IN
0
4 t
CLK IN
+ 20
4 t
CLK IN
+20
t
CLK IN
/2
t
CLK IN
/2 + 30
t
CLK IN
/2
3 t
CLK IN
/2
50
0
4 t
CLK IN
+ 20
4 t
CLK IN
0
10
f
CLK IN
/5
0
0
2 t
CLK IN
0
4 t
CLK IN
10
2 t
CLK IN
+ 20
2 t
CLK IN
2 t
CLK IN
t
CLK IN
+ 10
10
t
CLK IN
+ 10
10
5 t
CLK IN
/2 + 50
0
0
4 t
CLK IN
2 t
CLK IN
- SCLK高
30
笔记
1
通过设计保证，但未经生产测试。所有的输入信号是从1.6V的电压电平中指定与指定tR = tF = 5纳秒（10％至90％的5伏），并定时
2
参见图10至13 。
3
CLK IN的占空比的范围是45 ％至55％ 。 CLK IN必须提供每当AD7713不处于待机模式。如果没有时钟存在在这种情况下，该设备可以
画比规定更高的电流，并可能成为未校准。
4
在AD7713的产品测试和f
CLK IN
在2兆赫。它是由特性保证在400 kHz的工作。
5
用10 ％和感兴趣的波形90 ％的点指定。
6
这些数字是测量图1所示的负载电路，并定义为所需的输出时间跨越0.8V或2.4V。
7
这些数字是从所采取的数据输出来改变0.5V的所测量的时间推导的时装载有图1中的电路测量的数目是再
外推回除去的充电或放电的100pF的电容效应。这意味着，在时序特性所给出的时间是真正的公交车
放弃部分的时间，并因此，不依赖于外部总线负载电容。
Rev. D的
–5–
QQ：2880707522 复制
