【a特点电荷平衡ADC24位无失码0.0015 ％非线性高电平，低电平模拟输入通道对两个输入可编程增益】,IC型号AD7712AQ,AD7712AQ PDF资料,AD7712AQ经销商,ic,电子元器件-51电子网

特点

电荷平衡ADC

24位无失码

0.0015 ％非线性

高电平，低电平模拟输入通道

对两个输入可编程增益

增益范围：1至128

差分输入为低电平通道

内置可编程滤波截止的低通滤波器

能够读/写校准系数

双向微控制器串行接口

内部/外部基准选择

单或双电源供电

低功耗（ 25 mW的典型值）与掉电模式

（ 100瓦典型值）

应用

过程控制

智能变送器

便携式工业仪器

概述

MOS

信号调理ADC

AD7712*

功能框图

REF REF

IN （ - ）中的（+）

BIAS

REF OUT

2.5V参考

4.5 A

电荷平衡A / D

变流器

PGA

A = 1 – 128

AIN2

电压

衰减

时钟

GENERATION

串行接口

MCLK

OUT

自稳零

–

调制器

数字

滤波器

SYNC

待机

AIN1(+)

AIN1(–)

AD7712

控制

产量

AGND DGND V

RFS TFS

MODE SDATA SCLK

DRDY

该AD7712是低频率的完整模拟前端

测量应用。该器件具有两个模拟输入

信道，并直接从一个参数接受低电平信号

换能器或高电平（±4

REF

）信号，并输出串行

数字字。它采用Σ - Δ转换技术，

实现了对无失码性能24位。低

电平的输入信号被施加到一个专用的可编程增益

前端基于以模拟调制器。高电平

模拟输入被应用到相同的前衰减

调制器。该调制器的输出由一个片上加工

数字滤波器。此数字滤波器的第一个陷波可被亲

通过芯片上的控制寄存器允许调节的编程

滤波器截止和建立时间。

通常情况下，其中一个通道将被用作主要通道

以用作辅助输入以periodi-所述第二信道

美云检测第二电压。该部分可以由一个被操作

单电源供电（将V

引脚到AGND）提供的

上的低电平模拟输入的输入信号是更加积极

高于-30 mV 。通过采取V

端子负，该器件可CON组

VERT信号下降到-V

REF

在此输入低电平。这种低层次

输入端，以及参考输入，差分输入

能力。

AD7712非常适合于智能，使用基于微控制器

系统。输入通道选择，增益设置和信号polar-

两者均可以在软件中使用的双向串行配置

端口。该AD7712还包含自校准，系统校准

化和后台校准选项，同时允许用户

读取和写入片内校准寄存器。

CMOS结构确保了低功耗和硬

洁具可编程的关断模式下，待机

功耗仅100

典型的。该器件可用

能够在一个24引脚， 0.3英寸宽，塑料密封双IN-

直插式封装（ DIP ）和24引脚小外形封装（SOIC ）

封装。

产品亮点

1.低电平模拟输入通道允许AD7712以

直接接受来自应变计或传感器的输入信号，

除去相当量的信号调节的。对

最大化的部分的柔韧性，高水平的类似物

输入接收的信号

REF

/ GAIN 。

2. AD7712是理想的微控制器或DSP处理器

带有片内控制寄存器，允许应用程序

在滤波器截止，输入增益，通道选择，信号控制

极性和校准模式。

3. AD7712允许用户读取和写入片上的用户

校准寄存器。这意味着，在微控制器具有

更好地控制所述校准程序。

4.无失码，确保真实，可用， 23位动态

范围加上出色

0.0015 ％的准确性。的影响

温度漂移的片上自校准被消除，

从而消除零刻度和满刻度误差。

*受保护

由美国专利号5134401 。

英文内容

信息ADI公司提供的被认为是准确和

可靠的。但是，没有责任承担由Analog Devices其

使用，也不对第三方专利或其他权利的任何侵犯

这可能是由于它的使用。没有获发牌照以暗示或

否则，在ADI公司的任何专利或专利权。

一个技术的方式， P.O. 9106箱，诺伍德，MA 02062-9106 ， U.S.A.

联系电话： 781 / 329-4700

万维网网站： http://www.analog.com

传真： 781 / 326-8703

ADI公司， 1998年

（ AV

+ 5V 5 ％ ; DV

AD7712–SPECIFICATIONS

表示。 =所有规格T = 5 VT

REF IN （ - ） = AGND ;在MCLK = 10 MHz时，除非另有

民

5%; V

= 0 V或-5 V的5％ ; REF IN （ + ） = + 2.5V ;

最大

除非另有说明）。

参数

静态性能

无失码

A，S版本

参考表一& II

0.0015

0.003

见注4

0.3

见注4

0.5

0.25

见注4

0.5

0.25

0.003

0.006

0.3

100

150

以AV

请参阅表三

0 + V

REF10

REF

单位

比特分

％ FSR最大

μV/°C

典型值

μV/°C

典型值

μV/°C

典型值

μV/°C

典型值

μV/°C

典型值

μV/°C

典型值

PPM /°C的典型值

％ FSR最大

μV/°C

典型值

μV/°C

典型值

分贝分钟

pA的最大

nA的最大

pF的最大

分贝分钟

V MIN到V最大

条件/评论

通过设计保证。对于滤波器陷波

≤

60赫兹

对于滤波器陷波= 100赫兹

对于滤波器陷波= 250赫兹

对于滤波器陷波= 500赫兹

对于滤波器陷波= 1千赫

取决于滤波截止和增益选择

滤波器陷波

≤

60赫兹

通常

0.0003%

引用除外

不包括参考。对于收益1 ， 2

不包括参考。对于收益4 ， 8 ， 16 ， 32 ， 64 ， 128

对于收益1 ， 2

对于收益4 ， 8 ， 16 ， 32 ， 64 ， 128

对于收益1 ， 2

对于收益4 ， 8 ， 16 ， 32 ， 64 ， 128

引用除外

通常

0.0006%

不包括参考。对于收益1 ， 2

不包括参考。对于收益4 ， 8 ， 16 ， 32 ， 64 ， 128

对于10赫兹， 25赫兹， 50赫兹的滤波器陷波，

±0.02 ×

缺口

对于10赫兹， 30赫兹， 60赫兹的滤波器陷波，

0.02

缺口

输出噪声

积分非线性@ + 25°C

民

给T

最大

正满量程误差

2, 3

满量程漂移

单极性偏移误差

单极性偏移漂移

双极性零误差

双极性零点漂移

增益漂移

双极负满量程误差

@ +25°C

民

给T

最大

双极负满量程漂移

模拟输入/基准输入

普通模式50 Hz抑制

普通模式60 Hz抑制

AIN1 / REF IN

直流输入漏电流@ + 25°C

民

给T

最大

采样电容

共模抑制（ CMR ）

共模50 Hz抑制

共模60 Hz抑制

共模电压范围

模拟输入

输入采样率，女

AIN1输入电压范围

AIN2输入电压范围

在DC

对于10赫兹， 25赫兹， 50赫兹的滤波器陷波，

0.02

缺口

对于10赫兹， 30赫兹， 60赫兹的滤波器陷波，

0.02

缺口

V最大

％（典型值）

PPM /°C的典型值

毫伏最大

μV/°C

典型值

V MIN到V最大

AIN2 DC输入阻抗

AIN2增益误差

AIN2增益漂移

AIN2失调误差

AIN2失调漂移

参考输入

REF IN （ + ） - REF IN （ - ）电压

输入采样率，女

0到+ 4

REF10

REF

0.05

+2.5到+

CLK IN

/256

对于正常操作。取决于所选的增益

单极性输入范围（控制寄存器B / U位= 1 ）

双极输入范围（控制寄存器B / U位= 0 ）

对于正常操作。取决于所选的增益

单极性输入范围（控制寄存器B / U位= 1 ）

双极输入范围（控制寄存器B / U位= 0 ）

附加误差供稿电阻衰减器

附加漂移供稿电阻衰减器

附加误差供稿电阻衰减器

对于指定的性能。部分功能与

低V

REF

电压

笔记

温度范围如下： A版本， -40 ° C至+ 85°C ; S版-55 ° C至+ 125°C 。请同时参阅附注18 。

在感兴趣的温度校正后的适用。

正满量程误差适用于单极性和双极性输入范围。

这些错误将是该部分的输出噪声量级的系统校准后如表I所示。这些错误将在20

自校准后的典型

或背景校正。

校准在任何温度或使用后台校准模式将消除这些漂移误差。

这些数字被设计和/或特性保证。

此共模电压范围内是允许的，只要在输入电压上AIN1 （+）和AIN1 （ - ）不超过AV

+ 30 mV至V

- 30毫伏。

在AIN1模拟输入提供了一个非常高的阻抗的动态负载而变化与时钟频率与输入采样率。最大建议

源电阻依赖于所选择的增益（见表IV和V ）。

（ - ）输入端上的AIN1 （ +）输入端，模拟输入电压范围相对于在AIN1的电压给出。对AIN2的输入电压范围

输入是相对于AGND 。在AIN1输入的绝对电压不应该去比AV更积极

+ 30 mV或比V更负

- 30毫伏。

REF

= REF IN （ + ） - REF IN （ - ）。

可以使用AD7712的系统校准功能，去除这个错误。这个错误不是由AD7712的自校准功能去除。偏移

漂移对AIN2输入4倍静态性能部分给定的值。

基准电压输入范围可通过在V的输入电压范围要求的限制

BIAS

输入。

–2–

英文内容

AD7712

参数

参考输出

输出电压

初始容差

漂移

输出噪声

线路调整（AV

)

负载调整率

外部电流

BIAS

输入

输入电压范围

A，S版本

2.5

1.5

– 0.85

REF

或AV

– 3.5

或AV

– 2.1

+ 0.85

REF

或V

+ 3

BIAS

拒绝

逻辑输入

输入电流

所有的输入，除了MCLK IN

INL

，输入低电压

INH

，输入高电压

MCLK IN的

INL

，输入低电压

INH

，输入高电压

逻辑输出

，输出低电压

，输出电压高

浮态泄漏电流

浮态输出电容

换能器BURNOUT

当前

初始容差

漂移

系统校准

AIN1

正满量程校准极限

负满量程校准极限

偏移校准限制

16, 17

输入范围

AIN2

正满量程校准极限

负满量程校准极限

偏移校准限制

输入范围

或V

+ 2.1

65至85

0.8

2.0

0.8

3.5

0.4

4.0

4.5

0.1

单位

V NOM

％最大

PPM /°C的典型值

典型值

mV / V的最大值

最大毫伏/毫安

最大mA

条件/评论

峰峰值噪声; 0.1赫兹到10赫兹带宽

最大负载电流1 mA

V最大

V分钟

dB典型值

最大

V最大

V分钟

V最大

V分钟

V最大

V分钟

最大

pF的典型值

喃

％（典型值）

％/℃ （典型值）

见V

BIAS

输入段

以较小者为准; +5 V / -5 V或+10 V / 0 V

标称AV

以较小者为准; +5 V / 0 V额定AV

见V

BIAS

输入段

以较大者为准; +5 V / -5 V或+10 V / 0 V

标称AV

以较大者为准; +5 V / 0 V额定AV

与增益增加

SINK

= 1.6毫安

来源

= 100

(1.05

REF

） / GAIN

–(1.05

REF

） / GAIN

–(1.05

REF

） / GAIN

0.8

REF

/ GAIN

(2.1

REF

） / GAIN

(4.2

REF

） / GAIN

–(4.2

REF

） / GAIN

–(4.2

REF

） / GAIN

3.2

REF

/ GAIN

(8.4

REF

） / GAIN

V最大

V分钟

V最大

V分钟

V最大

GAIN为选定的PGA增益（ 1至128 ）

笔记

的AD7712用下列V测试

BIAS

电压。随着AV

= +5 V和V

= 0 V, V

BIAS

= + 2.5V ;带AV

= +10 V和V

= 0 V, V

BIAS

= + 5V和+

带AV

= +5 V和V

= –5 V, V

BIAS

= 0 V.

通过设计保证，但未经生产测试。

校准后，如果模拟输入超过正满量程时，转换器将输出全1 。如果模拟输入电压低于负满量程，则设备会

输出全0 。

这些校准和量程限制适用于所提供的绝对电压上AIN1模拟输入不超过AV

+ 30 mV或不走更消极

比V

- 30毫伏。

偏移校准限制既适用于单极零点和双极零点。

英文内容

–3–

AD7712–SPECIFICATIONS

参数

电源要求

电源电压

电压

– V

电压

电源电流

当前

电源抑制

正电源（AV

和DV

)

负电源（V

)

功耗

普通模式

待机（省电）模式

A，S版本

单位

条件/评论

+5至+10

+10.5

4.5

1.5

见注21

52.5

200

V NOM

V最大

最大mA

dB典型值

毫瓦MAX

最大

= +5 V, V

= 0 V ;一般为25毫瓦

= +5 V, V

= -5V ;一般为30毫瓦

= +5 V, V

= 0 V或-5 V ;通常情况下100

对于指定的性能5 ％

对于指定的性能

= –5 V

拒绝w.r.t. AGND ;假定V

BIAS

固定

笔记

在AD7712中指定了10 MHz的时钟AV

+5 V电压

5％。它指定了一个8 MHz的时钟AV

电压大于5.25 V少

超过10.5 V.

该

±5%

宽容的DV

输入被允许提供的DV

不超过AV

超过0.3V。

测量直流和适用于所选择的通带。电源抑制比，在50赫兹将超过120分贝10赫兹， 25赫兹或50赫兹的滤波器陷波。 PSRR在60赫兹会

超过120分贝10赫兹， 30赫兹或60赫兹的滤波器陷波。

PSRR取决于增益： 1 = 70 dB典型值增益; 2 = 75 dB典型值增益; 4 = 80 dB典型值增益;涨幅为8 128 ≥85 dB典型值。这些数字可以提高

（ 95 dB典型值），通过推导V

BIAS

电压（通过齐纳二极管或参考）从AV

供应量。

使用硬件待机引脚。使用的控制寄存器中的软件待机位（ PD ）的待机功耗为8 mW的典型值。

特定网络阳离子如有更改，恕不另行通知。

绝对最大额定值*

= + 25℃ ，除非另有说明）

以DV

。。。。。。。。。。。。。。。。。。。。。。。 0.3 V至+12 V

到V

。。。。。。。。。。。。。。。。。。。。。。。。。。。 0.3 V至+12 V

到AGND 。。。。。。。。。。。。。。。。。。。。。。 0.3 V至+12 V

到DGND 。。。。。。。。。。。。。。。。。。。。。。 0.3 V至+12 V

到AGND 。。。。。。。。。。。。。。。。。。。。。。。 0.3 V至6 V

到DGND 。。。。。。。。。。。。。。。。。。。。。。。 0.3 V至6 V

到AGND 。。。。。。。。。。。。。。。。。。。。。。。。。 +0.3 V至-6 V

到DGND 。。。。。。。。。。。。。。。。。。。。。。。。。 +0.3 V至-6 V

AIN1输入电压至AGND 。。 V

- 0.3 V至AV

+ 0.3 V

基准输入电压至AGND

. . . . . . . . . . . . . . . . . . . . . . . . . V

- 0.3 V至AV

+ 0.3 V

REF OUT到AGND 。。。。。。。。。。。。。。。。。。。。 -0.3 V至AV

数字输入电压至DGND 。。。。。 -0.3 V至AV

+ 0.3 V

数字输出电压DGND 。。。 -0.3 V到DV

+ 0.3 V

工作温度范围

商业（A版）。。。。。。。。。。。。。。。 -40 ° C至+ 85°C

扩展（S版）。。。。。。。。。。。。。。。。。 -55 ° C至+ 125°C

存储温度范围。。。。。。。。。。。。。 -65 ° C至+ 150°C

引线温度（焊接， 10秒）。。。。。。。。。。。。 + 300℃

功率耗散（任何套餐）到+ 75°C 。。。。。。。。 450毫瓦

*注意，超出上述绝对最大额定值可能会导致perma-

新界东北损坏设备。这是一个压力只有额定值。的功能操作

器件在这些或以上的运作中列出的任何其他条件

该规范的部分将得不到保证。暴露在绝对最大额定值

长时间条件下可能影响器件的可靠性。

订购指南

模型

温度范围

封装选项*

N-24

R-24

Q-24

AD7712AN

-40 ° C至+ 85°C

AD7712AR

-40 ° C至+ 85°C

AD7712AQ

-40 ° C至+ 85°C

AD7712SQ

-55 ° C至+ 125°C

EVAL- AD7712EB评估板

* N =塑料DIP ， Q = CERDIP ; R = SOIC 。

小心

ESD （静电放电）敏感器件。数字控制输入二极管保护;

然而，永久性的损害可能会发生在受到高能未连接设备电 -

静态字段。未使用的设备必须存储在导电泡沫或分流器。保护泡沫

应排出到目的地插座插入装置之前。

警告！

ESD敏感器件

–4–

英文内容

AD7712

时序特性

参数

CLK IN4 ， 5

400

0.4

CLK IN

0.4

CLK IN

1000

CLK IN

+ 20

CLK IN

+ 20

CLK IN

/2 + 30

CLK IN

+ 20

CLK IN

千赫分钟

兆赫最大

兆赫

ns（最小值）

ns（最大值）

ns（最小值）

ns（最大值）

ns（最小值）

ns（最大值）

NS NOM

ns（最小值）

ns（最大值）

ns（最小值）

1, 2

（ DV

= +5 V

5％ ; AV

= + 5V或+ 10V

5%; V

= 0 V或-5 V的5％ ; AGND = DGND =

0 V ; F

CLKIN

= 10 MHz的;输入逻辑0 = 0 V ，逻辑1 = DV

除非另有说明）。

单位

条件/评论

主时钟频率：晶体振荡器或

外部提供

= +5 V

对于指定的性能

= 5.25 V至10.5 V

主时钟输入低电平时间;吨

CLK IN

= 1/f

CLK IN

主时钟输入高电平时间

数字输出上升时间;通常情况下为20 ns

数字输出下降时间;通常情况下为20 ns

SYNC

脉宽

DRDY

RFS

建立时间;吨

CLK IN

= 1/f

CLK IN

DRDY

RFS

保持时间

A0到

RFS

建立时间

A0到

RFS

保持时间

RFS

低到SCLK的下降沿

数据存取时间（ RFS低到数据有效）

SCLK下降沿到数据有效延迟

SCLK高脉冲宽度

SCLK低脉冲宽度

A0到

TFS

建立时间

A0到

TFS

保持时间

TFS

到SCLK下降沿延迟时间

TFS

到SCLK下降沿保持时间

数据有效到SCLK建立时间

数据有效到SCLK保持时间

在T限制

民

, T

最大

（ A，S版本）

CLK IN LO

CLK IN HI

r 6

f 6

自时钟模式

英文内容

–5–