a
3 V / 5 V ， 10 V输入范围， 1毫瓦
3通道16位Σ-Δ型ADC
AD7707
功能框图
DV
DD
AV
DD
REF IN （ - ）
REF IN （ + ）
特点
电荷平衡ADC
16位无失码
0.003 ％非线性
高电平（10V）和低电平（ 10毫伏）输入
频道
就低电平输入真双极性100 mV能力
通道，无需电荷泵
可编程增益前端
增益范围：1至128
三线串行接口
SPI ， QSPI ， MICROWIRE 和DSP兼容
在SCLK施密特触发器输入
能够缓冲模拟输入
2.7 V至3.3 V或4.75 V至5.25 V操作
耗散功率1毫瓦最大@ 3 V
待机电流8 A最大
20引脚SOIC和TSSOP封装
概述
AD7707
AIN1
AIN2
LOCOM
30k
AIN3
VBIAS
5k
5k
15k
HICOM
MCLK IN
MCLK OUT
30k
时钟
GENERATION
串行接口
注册银行
SCLK
CS
DIN
DOUT
A = 1 128
MUX
BUF
PGA
收费
平衡
A / D转换器
–
调制器
数字滤波器
AGND
DGND
DRDY
RESET
该AD7707是低频率的完整模拟前端
测量应用。这三通道设备可以接受
任一低电平输入信号直接从一个换能器或高
电平（ ± 10V）的信号，并产生一个串行数字输出。它
采用Σ - Δ转换技术，可实现最高
16位无丢失码性能。所选择的输入
信号被施加到一个专有可编程增益前端
根据各地模拟调制器。调制器的输出是
由片内数字滤波器处理。此第一凹口
数字滤波器可以通过片上的控制寄存器进行编程
允许调整滤波器截止和输出更新速率。
在AD7707采用2.7 V至3.3 V或4.75 V至工作
5.25 V电源。该AD7707有两个水平低伪
差分模拟输入通道，一个高电平输入通道
和一个差分基准电压输入。 0 mV的输入信号范围
20毫伏至0 V至+ 2.5V可在两个可容纳
带V操作时，低电平输入通道
DD
5伏和一个
2.5 V.参考，还可以处理双极性输入信号
的范围
±
20毫伏通过
±
2.5伏，这是参照
LCOM输入。该AD7707 ，具有3 V电源和1.225 V
参考可处理0 mV至单极性输入信号范围
10毫伏至0 V至1.225 V.它的双极性输入信号范围
是
±
10毫伏通过
±
1.225 V.
该高电平输入通道可以接受的输入信号范围
±
10 V,
±
5 V ， 0 V至+10 V和0 V至+5 V的AD7707这样
执行所有信号调节和转换为一个三
渠道体系。
SPI和QSPI是Motorola，Inc.的商标。
MICROWIRE是美国国家半导体公司的商标。
该AD7707非常适合于智能，微控制器或DSP的应用
基础的系统。它具有一个串行接口，能配置
置的三线操作。增益设置，信号极性和
更新速率选择可在软件中使用的配置
输入的串行端口。该器件包含自校准和系统
校准选项，以消除增益和失调的错误
分开本身或在系统中。
CMOS结构可确保极低的功耗，以及
掉电模式下，待机功耗
20
W
（典型值） 。这些器件采用20引脚宽体可用
（ 0.3英寸）小外形（ SOIC ）封装和低调20引脚
TSSOP封装。
产品亮点
1. AD7707功耗低于1 mW的3 V电源，
1 MHz的主时钟，使其非常适用于低功耗应用
系统。待机电流小于8
A.
2.片薄膜电阻允许
±
10 V,
±
5 V ， 0 V至+10 V
和0 V至+5 V输入高电平信号直接accom-
modated上的模拟输入，而不需要分裂用品
或充泵。
3.低电平输入通道使AD7707接受
输入信号直接从应变计或传感器可以拆卸
荷兰国际集团相当量的信号调节的。
4.该器件具有优异的静态性能指标
有16位，无失码，
±
0.003 ％的精度和低
RMS噪声。端点误差和温度的影响
漂移是由片上校准选项，淘汰了
除去零刻度和满刻度误差。
REV 。一
信息ADI公司提供的被认为是准确和
可靠的。但是，没有责任承担由Analog Devices其
使用，也不对第三方专利或其他权利的任何侵犯
这可能是由于它的使用。没有获发牌照以暗示或
否则，在ADI公司的任何专利或专利权。
一个技术的方式， P.O. 9106箱，诺伍德，MA 02062-9106 ， U.S.A.
联系电话： 781 / 329-4700
万维网网站： http://www.analog.com
传真： 781 / 326-8703
ADI公司， 2000
（ AV
DD
DV
DD
= 3 V或5 V ， REF IN （ + ） = 1.225 V带AV
DD
= 3V和+ 2.5V与AV
DD
= 5 V ; REF IN （ - ） = GND ; VBIAS = REFIN （+） ; MCLK IN = 2.4576兆赫，除非另有
指出。所有规格牛逼
民
给T
最大
除非另有说明）。
AD7707–SPECIFICATIONS
参数
静态性能
低电平输入通道（ AIN1和AIN2 ）
无失码
输出噪声
积分非线性
2
单极性偏移误差
单极性偏移漂移
4
双极性零误差
双极性零点漂移
4
正满量程误差
5
满量程漂移
4, 6
增益误差
7
增益漂移
4, 8
双极负满量程误差
2
双极负满量程漂移
4
高电平输入通道（ AIN3 ）
无失码
输出噪声
积分非线性
2
单极性偏移误差
9
单极性偏移漂移
双极性零误差
9
双极性零点漂移
增益误差
增益漂移
负满量程误差
2
B版本
1
单位
条件/评论
16
请参阅表I和III
±
0.003
见注3
0.5
见注3
0.5
0.1
见注3
0.5
见注3
0.5
±
0.003
1
0.6
16
见表四和六
±
0.003
±
10
4
±
10
4
1
±
0.2
0.5
±
0.0012
比特分
％ FSR最大的
μV/°C
典型值
μV/°C
典型值
μV/°C
典型值
μV/°C
典型值
PPM的FSR /°C的典型值
％ FSR最大的
μV/°C
典型值
μV/°C
典型值
比特分
％ FSR最大的
毫伏最大
μV/°C
典型值
毫伏最大
μV/°C
典型值
μV/°C
典型值
％ （典型值）
PPM的FSR /°C的典型值
％ FSR （典型值）的
通过设计保证。滤波器陷波< 60赫兹
取决于滤波截止和增益选择
滤波器陷波< 60赫兹。通常
±
0.0003%
对于增益1 ， 2和4
对于收益8 ， 16 ， 32 ， 64和128
通常
±
0.0007%
为14的增益
为8 128的收益
通过设计保证。滤波器陷波< 60赫兹
取决于滤波截止和增益选择
滤波器陷波< 60赫兹。通常
±
0.0003%
通常在
±
1.5毫伏
通常在
±
1.5毫伏
对于增益1 ， 2和4
对于收益8 ， 16 ， 32 ， 64和128
通常在
±
0.05%
低电平模拟输入/基准输入
输入共模抑制（ CMR ）
2
AV
DD
= 5 V
增益= 1
100
GAIN = 2
105
增益= 4
110
增益= 8 128
130
AV
DD
= 3 V
增益= 1
105
GAIN = 2
110
增益= 4
120
增益= 8 128
130
普通模式50 Hz抑制
2
98
普通模式60 Hz抑制
2
98
2
共模50 Hz抑制
150
共模60 Hz抑制
2
150
绝对/共模REF IN电压
2
AGND至AV
DD
AGND - 100毫伏
绝对/共模电压AIN
2, 10
AV
DD
+ 30毫伏
AGND + 50毫伏
AV
DD
– 1.5 V
2
AIN直流输入电流
1
AIN采样电容
2
10
AIN差分电压范围
11
0 + V
REF
/ GAIN
12
±
V
REF
/ GAIN
AIN输入采样率，女
S
收益
×
f
CLKIN
/64
f
CLKIN
/8
基准电压输入范围
REF IN （ + ） - REF IN （ - ）电压
1/1.75
REF IN （ + ） - REF IN （ - ）电压
REF IN输入采样速率，女
S
±
100mV的输入范围
INL
2
输入共模抑制（ CMR ）
2
电源抑制（ PSR ）
2
±
0.003
80
90
1/3.5
f
CLKIN
/64
规格为AIN和REF IN ，除非另有说明
低电平输入通道， AIN1和AIN2
dB典型值
dB典型值
dB典型值
dB典型值
dB典型值
dB典型值
dB典型值
dB典型值
dB典型值
dB典型值
dB典型值
dB典型值
V MIN到V最大
V分钟
V最大
V分钟
V最大
nA的最大
pF的最大
喃
喃
对于10赫兹， 25赫兹， 50赫兹的滤波器陷波，
±
0.02
×
f
缺口
对于10赫兹， 20赫兹， 60赫兹的滤波器陷波，
±
0.02
×
f
缺口
对于10赫兹， 25赫兹， 50赫兹的滤波器陷波，
±
0.02
×
f
缺口
对于10赫兹， 20赫兹， 60赫兹的滤波器陷波，
±
0.02
×
f
缺口
对设置寄存器BUF位= 0
对设置寄存器BUF位= 1
BUF = 0
单极性输入范围（设置的B / U位= 1 ）
双极输入范围（设置的B / U位= 0 ）
为14的增益
为8 128的收益
AV
DD
= 2.7 V至3.3 V V
REF
= 1.225 V
±
1 ％
指定的性能
AV
DD
= 4.75 V至5.25 V V
REF
= 2.5 V
±
1 ％
指定的性能
低电平输入通道（ AIN1和AIN2 ）
增益= 16 ，无缓冲模式
滤波器陷波< 60赫兹
V最小/最大
V最小/最大
％ FSR最大的
dB典型值
dB典型值
–2–
REV 。一
AD7707
参数
B版本
1
单位
V最大
V分钟
dB典型值
dB典型值
条件/评论
AIN3是相对于HICOM 。
对于10赫兹， 25赫兹， 50赫兹的滤波器陷波，
±
0.02
×
f
缺口
对于10赫兹， 20赫兹， 60赫兹的滤波器陷波，
±
0.02
×
f
缺口
为14的增益
为8 128的收益
一般为30千欧
±
10％ ;典型的电阻温度系数为-30 PPM /°C的
通常情况下= REFIN （ + ） = 2.5 V
高电平模拟输入通道（ AIN3 ）
AIN3电压范围
+10
–10
普通模式50 Hz抑制
78
普通模式60 Hz抑制
78
AIN3输入采样速率，女
S
收益
×
f
CLKIN
/64
f
CLKIN
/8
AIN3输入阻抗
2
27
10
AIN3采样电容
2
VBIAS输入范围
0 V / AV
DD
逻辑输入
输入电流
所有的输入，除了MCLK IN
MCLK
所有的输入，除了SCLK和MCLK IN
V
INL
，输入低电压
V
INH
，输入高电压
只有SCLK （施密特触发输入）
V
T+
V
T–
V
T+
– V
T–
只有SCLK （施密特触发输入）
V
T+
V
T–
V
T+
– V
T–
MCLK IN的
V
INL
，输入低电压
V
INH
，输入高电压
MCLK IN的
V
INL
，输入低电压
V
INH
，输入高电压
逻辑输出（包括MCLK OUT ）
V
OL
，输出低电压
V
OH
，输出电压高
浮态泄漏电流
浮态输出电容
14
数据输出编码
系统校准
低电平输入通道（ AIN1和AIN2 ）
正满量程校准极限
15
负满量程校准极限
15
偏移校准限制
16
输入范围
16
高电平输入通道（ AIN3 ）
正满量程校准极限
15
负满量程校准极限
15
偏移校准限制
16
输入范围
16
电源要求
电源电压
AV
DD
电压
DV
DD
电压
电源电流
AV
DD
当前
kΩ的分
pF的最大
V最小/最大
±
1
±
10
0.8
0.4
2.0
1.4/3
0.8/1.4
0.4/0.8
1/2.5
0.4/1.1
0.375/0.8
0.8
3.5
0.4
2.5
0.4
0.4
4
DV
DD
– 0.6
±
10
9
二进制
偏移二进制码
A
最大
A
最大
V最大
V最大
V分钟
V MIN / V最大
V MIN / V最大
V MIN / V最大
通常
±
20 nA的
通常
±
2
A
DV
DD
= 5 V
DV
DD
= 3 V
DV
DD
= 3 V和5 V
DV
DD
= 5 V额定
DV
DD
= 3V额定
V MIN / V最大
V MIN / V最大
V MIN / V最大
DV
DD
= 5 V额定
V最大
V分钟
DV
DD
= 3V额定
V最大
V分钟
V最大
V最大
V分钟
V分钟
A
最大
pF的典型值
I
SINK
= 800
A
除MCLK OUT 。
13
DV
DD
= 5 V
I
SINK
= 100
A
除MCLK OUT 。
13
DV
DD
= 3 V
I
来源
= 200
A
除MCLK OUT 。
13
DV
DD
= 5 V
I
来源
= 100
A
除MCLK OUT 。
13
DV
DD
= 3 V
单极性模式
双极性模式
(1.05
×
V
REF
） / GAIN
– (1.05
×
V
REF
） / GAIN
– (1.05
×
V
REF
） / GAIN
(0.8
×
V
REF
） / GAIN
(2.1
×
V
REF
） / GAIN
(8.4
×
V
REF
） / GAIN
– (8.4
×
V
REF
） / GAIN
– (8.4
×
V
REF
） / GAIN
(6.4
×
V
REF
） / GAIN
(16.8
×
V
REF
） / GAIN
V最大
V最大
V最大
V分钟
V最大
V最大
V最大
V最大
V分钟
V最大
GAIN为选定的PGA增益（ 1至128 ）
GAIN为选定的PGA增益（ 1至128 ）
GAIN为选定的PGA增益（ 1至128 ）
GAIN为选定的PGA增益（ 1至128 ）
GAIN为选定的PGA增益（ 1至128 ）
GAIN为选定的PGA增益（ 1至128 ）
GAIN为选定的PGA增益（ 1至128 ）
GAIN为选定的PGA增益（ 1至128 ）
GAIN为选定的PGA增益（ 1至128 ）
GAIN为选定的PGA增益（ 1至128 ）
+2.7 +3.3至或
4.75至5.25
2.7至5.25
V
V
对于指定的性能
对于指定的性能
AV
DD
= 3 V或5 V增益= 14
通常情况下0.22毫安。 BUF = 0 F
CLK IN
= 1兆赫
或2.4576兆赫
通常情况下0.45毫安。 BUF = 1 F
CLK IN
= 1兆赫
或2.4576兆赫
AV
DD
= 3 V或5 V增益= 8 128
通常情况下0.38毫安。 BUF = 0 F
CLK IN
= 2.4576兆赫
通常情况下0.81毫安。 BUF = 1 F
CLK IN
= 2.4576兆赫
0.27
0.6
最大mA
最大mA
0.5
1.1
最大mA
最大mA
REV 。一
–3–
AD7707–SPECIFICATIONS
参数
电源要求（续）
DV
DD
当前
17
0.080
0.15
0.18
0.35
见注20
最大mA
最大mA
最大mA
最大mA
dB典型值
B版本
1
单位
条件/评论
数字I / PS = 0 V或DV
DD
。外部MCLK IN
通常情况下0.06毫安。 DV
DD
= 3 V. F
CLK IN
= 1兆赫
通常情况下0.13毫安。 DV
DD
= 5 V F
CLK IN
= 1兆赫
通常情况下0.15毫安。 DV
DD
= 3 V. F
CLK IN
= 2.4576兆赫
通常为0.3毫安。 DV
DD
= 5 V F
CLK IN
= 2.4576兆赫
AV
DD
DV
DD
= + 3V数字I / PS = 0 V或DV
DD
.
外部MCLK在排除耗散在AIN3
衰减器
通常情况下0.84毫瓦。 BUF = 0 F
CLK IN
= 1 MHz时，所有的收益。
通常情况下1.53毫瓦。 BUF = 1 F
CLK IN
= 1 MHz时，所有的收益。
通常情况下1.11毫瓦。 BUF = 0 F
CLK IN
= 2.4576兆赫，
增益= 1至4 。
通常情况下1.9毫瓦。 BUF = 1 F
CLK IN
= 2.4576兆赫，
增益= 1至4 。
AV
DD
DV
DD
= + 5V数字I / PS = 0 V或DV
DD
.
外部MCLKIN
通常情况下1.75毫瓦。 BUF = 0 F
CLK IN
= 1 MHz时，所有的收益。
通常情况下2.9毫瓦。 BUF = 1 F
CLK IN
= 1 MHz时，所有的收益。
通常情况下2.6毫瓦。 BUF = 0 F
CLK IN
= 2.4576兆赫。
通常情况下3.75毫瓦。 BUF = 1 F
CLK IN
= 2.4576兆赫。
外部MCLK IN = 0 V或DV
DD
。通常情况下9
A.
AV
DD
= +5 V
外部MCLK IN = 0 V或DV
DD
。通常4
A.
AV
DD
= +3 V
电源抑制
19
正常模式功耗
17
1.05
2.04
1.35
2.34
正常模式功耗
17
2.1
3.75
3.1
4.75
18
8
笔记
毫瓦MAX
毫瓦MAX
毫瓦MAX
毫瓦MAX
待机（电源关闭）电流
18
毫瓦MAX
毫瓦MAX
毫瓦MAX
毫瓦MAX
A
最大
A
最大
温度范围如下： B版本， -40 ° C至+ 85°C 。
这些数字是从定性或者设计产品初始发布成立。
3
校准是一个有效的转换，这些错误将转换噪声表中所示的顺序I和III为低电平输入通道AIN1
和AIN2 。这适用于在感兴趣的温度校正后。
4
校准在任何温度下会删除这些漂移误差。
5
正满量程误差包括零刻度误差（单极性偏移误差或双极性零误差），并适用于单极性和双极性输入范围。
6
满量程漂移包括零刻度漂移（单极性偏移漂移或双极性零漂移），并适用于单极性和双极性输入范围。
7
增益误差不包括零刻度误差。它的计算公式为满量程误差为单极性单极性范围和满量程误差双极零误差，失调误差
双极性范围。
8
增益误差漂移不包括单极性失调漂移/双极性零点漂移。这实际上是一部分的漂移，如果零刻度校准只进行。
9
错误被删除以下系统校准。
10
此共模电压范围内是允许的，只要在模拟输入端的输入电压不更积极除了AV
DD
+ 30 mV或走得更消极
比AGND - 100毫伏。部件的功能与电压下降到AGND - 200毫伏，但在高温下的漏电。
11
上AIN（+ ）的模拟输入电压范围这里给出相对于电压上LCOM于低电平输入通道（ AIN1和AIN2 ），并给出
关于对高电平输入通道AIN3的HCOM输入。于低电平模拟输入的绝对电压不应去除了AV更积极
DD
+
100毫伏，或者去更负比GND - 100毫伏的额定性能。 AGND的输入电压 - 200 mV的可以容纳，但增加了泄漏
在高温下。
12
V
REF
= REF IN （ + ） - REF IN （ - ） 。
13
这些逻辑输出电平适用于输出，只有当它被装入一个CMOS负载的MCLK 。
14
在+ 25 ° C样品测试，以确保合规性。
15
校准后，如果模拟输入超过正满量程时，转换器将输出全1 。如果模拟输入电压低于负满量程时，设备会
输出全0 。
16
这些校准和量程限制适用于所提供的绝对电压模拟量输入不超过AV
DD
+ 30 mV或去比AGND更负 -
30毫伏。偏移校准限制既适用于单极零点和双极零点。
17
使用时在MCLK引脚上的晶体或陶瓷谐振器作为时钟源设备时， DV
DD
电流和功耗将取决于
晶体或谐振器类型（见时钟和振荡器电路部分） 。
18
如果外部主时钟继续在待机模式下运行，待机电流增加至150
A
一般在5 V和75
A
在3 V.当使用晶体或
整个MCLK引脚的时钟源设备陶瓷谐振器，内部振荡器继续在待机模式下的功耗运行
取决于晶体或谐振器类型（见待机模式部分） 。
19
测量直流和适用于所选择的通带。 PSRR在50赫兹将超过120分贝25赫兹或50赫兹的滤波器陷波。 PSRR在60赫兹将超过120分贝
用20赫兹或60赫兹的滤波器陷波。
20
PSRR取决于增益和AV
DD
.
2
1
低电平输入通道， AIN1和AIN2
收益
AV
DD
= 3 V
AV
DD
= 5 V
1
86
90
2
78
78
4
85
84
8–128
93
91
高电平输入通道， AIN3
收益
AV
DD
= 3 V
AV
DD
= 5 V
1
68
72
2
60
60
4
67
66
8–128
75
73
特定网络阳离子如有更改，恕不另行通知。
–4–
REV 。一
AD7707
时序特性
参数
f
CLKIN3 ， 4
t
CLKIN LO
t
CLKIN HI
t
1
t
2
读操作
t
3
t
4
t
5 5
t
6
t
7
t
8
t
9 6
t
10
写操作
t
11
t
12
t
13
t
14
t
15
t
16
在极限
T
民
, T
最大
（B版）
400
5
0.4
×
t
CLKIN
0.4
×
t
CLKIN
500
×
t
CLKIN
100
0
120
0
80
100
100
100
0
10
60
100
100
120
30
20
100
100
0
1, 2
（ AV
DD
DV
DD
= +2.7 V至5.25 V， AGND = DGND = 0 V ; F
CLKIN
= 2.4576兆赫;输入
逻辑= 0 ，逻辑1 = DV
DD
除非另有说明）。
单位
千赫分钟
兆赫最大
ns（最小值）
ns（最小值）
NS NOM
ns（最小值）
ns（最小值）
ns（最小值）
ns（最小值）
ns（最大值）
ns（最大值）
ns（最小值）
ns（最小值）
ns（最小值）
ns（最小值）
ns（最大值）
ns（最大值）
ns（最大值）
ns（最小值）
ns（最小值）
ns（最小值）
ns（最小值）
ns（最小值）
ns（最小值）
条件/评论
主时钟频率：晶体振荡器或外部提供的
指定的性能
主时钟输入低电平时间。吨
CLKIN
= 1/f
CLKIN
主时钟输入高电平时间
DRDY
高时间
RESET
脉宽
DRDY
to
CS
建立时间
CS
下降沿到SCLK上升沿建立时间
SCLK下降沿到数据有效延迟
DV
DD
= +5 V
DV
DD
= +3.0 V
SCLK高脉冲宽度
SCLK低脉冲宽度
CS
上升沿到SCLK上升沿保持时间
SCLK上升沿后的总线释放时间
DV
DD
= +5 V
DV
DD
= +3.0 V
SCLK下降沿到
DRDY
高
7
CS
下降沿到SCLK上升沿建立时间
数据有效到SCLK上升沿建立时间
数据有效到SCLK上升沿保持时间
SCLK高脉冲宽度
SCLK低脉冲宽度
CS
上升沿到SCLK上升沿保持时间
笔记
1
在+ 25 ° C样品测试，以确保合规性。所有输入信号均指定tR = tF = 5 ns的10％的规定（以90 ％的DV
DD
），并定时从1.6 V的电压电平
2
参见图16和图17 。
3
f
CLKIN
占空比的范围是45 ％至55％ 。 F
CLKIN
必须提供每当AD7707不处于待机模式。如果没有时钟存在在这种情况下，该设备可以
画比规定更高的电流，并可能成为未校准。
4
在AD7707的产品测试和f
CLKIN
在2.4576兆赫（ 1兆赫一些我
DD
测试） 。它是由特性保证在400 kHz的工作。
5
这些数字是测量图1所示的负载电路，并根据需要定义为跨越V中的输出时间
OL
或V
OH
极限。
6
这些数字是从所采取的数据输出来改变0.5V的所测量的时间推导的时装载有图1中的电路测量的数目是再
外推回除去的充电或放电的50 pF电容的效果。这意味着，在时序特性所给出的时间是真正的公交车
放弃部分的时间，因此是独立的外部总线负载电容。
7
DRDY
返回从器件的输出更新之后的第一次读取后高。同样的数据可以被再次读取，如果需要的话，同时
DRDY
高，虽然护理
应采取后续读取不发生接近下一个输出更新。
I
SINK
（ 800 A在V
DD
= +5V
100 A在V
DD
= +3V)
输出
针
50pF
+1.6V
I
来源
（ 200 A在V
DD
= +5V
100 A在V
DD
= +3V)
图1.负载电路的访问时间和总线释放时间
REV 。一
–5–
QQ：2881677436 复制
