AD7676
引脚功能描述
PIN号
1
2
3, 6, 7,
40–42,
44–48
4
助记符
AGND
AVDD
NC
TYPE
P
P
描述
模拟电源接地引脚
输入模拟电源引脚。名义上5 V.
无连接
BYTESWAP
DI
5
OB/2C
DI
8
9, 10
11, 12
SER / PAR
DATA [ 0：1]
DATA [ 2 ：3]或
DIVSCLK [0：1 ]
DI
DO
DI / O
13
DATA[4]
或EXT / INT
DI / O
14
DATA[5]
INVSYNC或
DATA[6]
或INVSCLK
DATA[7]
或RDC / SDIN
DI / O
15
DI / O
16
DI / O
17
18
19
20
OGND
OVDD
DVDD
DGND
P
P
P
P
并行模式选择（ 8/16位） 。当低电平时， LSB通过D输出[ 7 ： 0 ]和MSB
通过D输出[15 ： 8 ] 。高电平时， LSB通过D输出[15 ： 8]和MSB输出
通过D [ 7：0] 。
标准二进制/二进制补码。当OB / 2C为高电平时，数字输出是
直接二进制;低电平时， MSB被倒置导致了2的补码输出
其内部移位寄存器中。
串行/并行选择输入。当低，并行端口被选中;高电平时，
串行接口模式被选择，并且数据总线的某些位被用作一个串行端口。
位0和位的并行端口数据输出总线1 。当SER / PAR为高，这些输出
是在高阻抗状态。
当SER / PAR为低，这些输出作为位2和位并行端口数据3
输出总线。
当SER / PAR为高电平， EXT / INT为低电平， RDC / SDIN低，这是
串行主机读取后转换模式。这些输入，串行端口的一部分，用来减缓
下来，如果需要的话，内部串行时钟，钟表的数据输出。在其它串行
模式，这些输入未被使用。
当SER / PAR为低，此输出用作并行端口数据输出总线的位4 。
当SER / PAR为高电平时，此输入，串行端口的一部分，作为一个数字选择输入
可供选择的内部或外部的数据时钟。与EXT / INT连接到低电平，内部
时钟选择在SCLK输出。与EXT / INT设定为逻辑高电平时，输出数据是
同步连接到SCLK输入的外部时钟信号。
当SER / PAR为低，此输出用作并行端口数据输出总线的位5 。
当SER / PAR为高电平时，此输入，串行端口的一部分，用于选择激活状态
该同步信号。低电平时， SYNC为高电平有效。高电平时， SYNC为低电平有效。
当SER / PAR为低，此输出用作并行端口数据输出总线的位6 。
当SER / PAR为高，此输入，串行口的一部分，是用来反转SCLK
信号。这是活跃在主机和从机模式。
当SER / PAR为低，此输出用作并行端口数据输出总线的位7 。
当SER / PAR为高，该输入，串行端口的一部分，用作任何外部
数据输入或取决于EXT / INT状态的读取模式选择输入。
当EXT / INT为高， RDC / SDIN可以作为一个数据输入到菊花链中
从两个或多个ADC的转换结果到一个单一SDOUT线。该数字数据
上SDIN水平上输出数据用的16个SCLK周期的延迟的开始后
读序列。当EXT / INT为低时， RDC / SDIN用于选择读模式。
当RDC / SDIN为高电平时，该数据是在转换过程中就SDOUT输出。当
RDC / SDIN为低，在SDOUT数据isoutput只有当转换完成。
输入/输出接口数字电源地
输入/输出接口数字电源。名义上，在相同的电源比的供应
主机接口（5V或3V） 。
数字电源。名义上在5 V.
数字电源地
第0版
–5–
QQ：2880707522 复制
