添加收藏夹  设为首页  深圳服务热线:13751165337  13692101218
51电子网联系电话:13751165337
位置:首页 > IC型号导航 > 首字符A型号页 > 首字符A的型号第505页 > AD7675ASTRL
a
特点
吞吐量: 100 kSPS时
INL : 1.5 LSB(最大值) (满量程的0.0015 % )
16位分辨率,无失码
S / (N + D ) 94 dB典型值@ 45 kHz的
总谐波失真: -110 dB典型值@ 45 kHz的
差分输入范围: 2.5 V
AC和DC规格
无流水线延迟
并行( 8/16位)和串行5 V / 3 V接口
SPI / QSPI / MICROWIRE / DSP兼容
采用5 V单电源供电
15 mW的典型功耗为15 W @ 100 SPS
掉电模式:7瓦最大
包装: 48引脚四方扁平封装( LQFP )
引脚对引脚兼容的AD7660
更换AD676的, AD677
应用
CT扫描仪
数据采集
仪器仪表
频谱分析
医疗器械
电池供电系统
过程控制
概述
产品亮点
AVDD AGND REF REFGND
16位100 kSPS时,
差分ADC
AD7675
*
功能框图
DVDD
DGND
OVDD
AD7675
IN +
IN-
串行
PORT
交换的
CAP DAC
16
OGND
SER / PAR
DATA [ 15:0]
时钟
PD
RESET
并行
接口
CS
RD
OB/2C
BYTESWAP
控制逻辑和
校准电路
CNVST
该AD7675是一款16位, 100 kSPS时,电荷再分配SAR ,
全差分模拟 - 数字转换器,它工作在
采用5 V单电源供电。该器件内置一个高速16位
采样ADC,一个内部转换时钟,纠错
电路,以及串行和并行系统接口。
该AD7675是出厂硬件校准和全面是
测试,以确保这样的交流参数作为信号 - 噪声比(SNR)
和总谐波失真(THD) ,除了多
增益,偏置和线性度的传统直流参数。
它采用ADI公司的高性能制造, 0.6
微米CMOS工艺,并采用48引脚LQFP封装用
规定工作在-40° C至+ 85°C的操作。
1.优异的INL
在AD7675具有1.5的最大积分非线性LSB
无失16位代码。
2.卓越的AC性能
在AD7675具有92 dB时, 94分贝典型的一个最小的动态。
3.快速吞吐量
的AD7675是100 kSPS时,电荷再分配, 16位
SAR ADC具有内部误差校正电路。
4.单电源供电
在AD7675从5 V单电源供电,典型工作
功耗仅为17毫瓦。它的功耗减小
与吞吐量,例如,仅15
W
在100 SPS
吞吐量。它消耗7
W
最大掉电时。
5.串行或并行接口
多功能并行( 8位或16位)或2线串行接口
布置有3 V或5 V逻辑兼容。
*专利
PENDING
SPI和QSPI是摩托罗拉公司的商标。
MICROWIRE是美国国家半导体公司的商标。
第0版
信息ADI公司提供的被认为是准确和
可靠的。但是,没有责任承担由Analog Devices其
使用,也不对第三方专利或其他权利的任何侵犯该
可能是由于它的使用。没有获发牌照以暗示或以其他方式
在ADI公司的任何专利或专利权。
一个技术的方式, P.O. 9106箱,诺伍德,MA 02062-9106 , U.S.A.
联系电话: 781 / 329-4700
www.analog.com
传真: 781 / 326-8703
ADI公司, 2001
AD7675–SPECIFICATIONS
( -40°C至+ 85°C , AVDD = DVDD = 5 V , OVDD = 2.7 V至5.25 V ,除非另有说明。 )
参数
决议
模拟量输入
电压范围
工作输入电压
模拟输入CMRR
输入电流
输入阻抗
吞吐速度
完整的周期
吞吐率
DC精度
积分非线性误差
无失码
过渡噪声
+满量程误差
2
- 满刻度误差
2
零误差
2
电源灵敏度
AC精度
信号 - 噪声
无杂散动态范围
总谐波失真
信号与(噪声+失真)
-3 dB的输入带宽
采样动态
孔径延迟
孔径抖动
瞬态响应
参考
外部参考电压范围
外部参考电流消耗
数字输入
逻辑电平
V
IL
V
IH
I
IL
I
IH
数字输出
数据格式
流水线延迟
V
OL
V
OH
电源
指定的性能
AVDD
DVDD
OVDD
工作电流
AVDD
DVDD
4
OVDD
4
功耗
4
在掉电模式
5
温度范围
6
指定的性能
V
IN +
– V
IN-
V
IN + ,
V
IN-
到AGND
f
IN
= 10千赫
100 kSPS的吞吐
条件
16
–V
REF
–0.1
79
1
见模拟输入部分
10
100
+1.5
0.35
–22
–22
–8
+22
+22
+8
s
kSPS时
最低位
1
最低位
最低位
最低位
最低位
最低位
dB
3
dB
3
dB
3
dB
3
dB
3
dB
3
dB
3
dB
3
dB
3
兆赫
ns
ps的均方根
s
V
A
+V
REF
+3
典型值
最大
单位
V
V
dB
A
0
–1.5
16
AVDD = 5 V
±
5%
f
IN
= 20千赫
f
IN
= 45千赫
f
IN
= 20千赫
f
IN
= 45千赫
f
IN
= 20千赫
f
IN
= 45千赫
f
IN
= 20千赫
f
IN
= 45千赫
f
IN
= 45 kHz时, -60 dB输入
±
0.5
94
94
110
110
–110
–110
94
94
34
3.9
2
5
92
104.5
–103.5
92
满量程步骤
2.3
100 kSPS的吞吐
2.5
35
8.75
AVDD - 1.85
–0.3
+2.0
–1
–1
+0.8
DVDD + 0.3
+1
+1
V
V
A
A
I
SINK
= 1.6毫安
I
来源
= –100
A
可用的并行或串行16位转换结果
立即完成后转换
0.4
OVDD - 0.6
V
V
4.75
4.75
2.7
300 kSPS的吞吐
5
5
3
750
7.5
17
15
5.25
5.25
5.25
V
V
V
mA
A
A
mW
W
W
°C
100 kSPS的吞吐
100 SPS吞吐量
25
7
T
给T
最大
–40
+85
笔记
1
LSB表示最低有效位。与
±
2.5 V输入范围,一个LSB为76.3
V.
2
见规格部分定义。这些规范不包括从外部引用错误的贡献。
3
以dB为单位,所有规格均参考满量程输入FS 。除非另有说明,测试用的输入信号,在0.5分贝以下的满量程。
4
经过测试,在并行读取模式。
5
分别被迫OVDD或OGND所有数字输入。
6
联系工厂扩展级温度范围。
特定网络阳离子如有更改,恕不另行通知。
–2–
第0版
AD7675
时序特定网络阳离子
( -40°C至+ 85°C , AVDD = DVDD = 5 V , OVDD = 2.7 V至5.25 V ,除非另有说明。 )
符号
参阅图11和12
脉宽转换
转换之间的时间
CNVST
低到繁忙的延迟
除了主机串行读取繁忙的所有模式
经过转换模式
孔径延迟
转换结束繁忙的低延迟
转换时间
采集时间
复位脉冲宽度
参见图13 ,图14及图15(并行接口模式)
CNVST
低到数据有效延迟
数据有效繁忙低延迟
总线访问请求到数据有效
总线释放时间
参见图16和17(主串行接口模式)
1
CS
低到SYNC有效延迟
CS
低到内部SCLK有效延迟
CS
低到SDOUT延迟
CNVST
低到SYNC延迟
SYNC断言到SCLK第一边沿延迟
2
内部SCLK周期
2
内部SCLK高
2
内部SCLK LOW
2
SDOUT有效建立时间
2
SDOUT有效保持时间
2
SCLK最后一个边沿来同步延迟
2
CS
HIGH到SYNC HI -Z
CS
高到内部SCLK HI -Z
CS
高到SDOUT HI -Z
在主串繁忙的转换后阅读
2
CNVST
低到同步断言延迟
SYNC拉高繁忙低延迟
参见图18和19 (从串行接口模式)
外部SCLK建立时间
外部SCLK有效沿到SDOUT延迟
SDIN建立时间
SDIN保持时间
外部SCLK周期
外部SCLK高
外部SCLK LOW
t
1
t
2
t
3
t
4
t
5
t
6
t
7
t
8
t
9
t
10
t
11
t
12
t
13
t
14
t
15
t
16
t
17
t
18
t
19
t
20
t
21
t
22
t
23
t
24
t
25
t
26
t
27
t
28
t
29
t
30
t
31
t
32
t
33
t
34
t
35
t
36
t
37
5
10
30
1.25
2
10
1.25
8.75
10
1.25
45
5
40
15
10
10
10
525
3
25
12
7
4
2
3
40
典型值
最大
单位
ns
s
ns
s
ns
ns
s
s
ns
s
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
s
s
ns
ns
ns
ns
ns
ns
ns
ns
10
10
10
见表一
1.25
25
5
3
5
5
25
10
10
18
笔记
1
在串行接口模式时,SYNC ,SCLK和SDOUT的时序与最大载荷C定义
L
10 pF的;否则,负载为60 pF的最大值。
2
在串行主在转换模式下读取。见表一对转换后串行主机读取模式。
特定网络阳离子如有更改,恕不另行通知。
第0版
–3–
AD7675
表一的串行时钟时序主机读取转换后
DIVSCLK[1]
DIVSCLK[0]
SYNC到SCLK第一边沿延迟最少
内部SCLK周期最短
内部SCLK周期的典型
内部SCLK较高的最低
内部SCLK较低的最低
SDOUT有效建立时间最短
SDOUT有效保持时间最短
SCLK最后一个边沿到SYNC延迟最小化
BUSY高电平宽度最大
绝对最大额定值
1
0
0
t
18
t
19
t
19
t
20
t
21
t
22
t
23
t
24
t
28
3
25
40
12
7
4
2
3
2
0
1
17
50
70
22
21
18
4
60
2.5
1
0
17
100
140
50
49
18
30
140
3.5
1
1
17
200
280
100
99
18
89
300
5.75
单位
ns
ns
ns
ns
ns
ns
ns
ns
s
模拟输入
IN +
2
,在 -
2
,楼盘, REFGND 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。
。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 AVDD + 0.3 V至AGND - 0.3 V
接地电压差
AGND , DGND , OGND 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。
±
0.3 V
电源电压
AVDD , DVDD , OVDD 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 7 V
为AVDD DVDD , AVDD为OVDD 。 。 。 。 。 。 。 。 。 。 。 。 。 。
±
7 V
DVDD至OVDD 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。
±
7 V
数字输入。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 0.3 V至DVDD + 0.3 V
内部功耗
3
。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 700毫瓦
结温。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 150℃
存储温度范围。 。 。 。 。 。 。 。 。 。 。 。 -65∞C至+ 150∞C
铅温度范围
(焊接10秒) 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 300℃
笔记
1
注意,超出上述绝对最大额定值可能会导致perma-
新界东北损坏设备。这是一个压力只有额定值。的功能操作
器件在这些或以上的任何其他条件,在操作说明
本规范的部分,是不是暗示。暴露在绝对最大额定值
长时间条件下可能影响器件的可靠性。
2
见模拟输入部分。
3
规范是设备在自由空气中: 48引脚LQFP :
JA
= 91 ° C / W ,
JC
= 30 ° C / W 。
1.6mA
I
OL
输出
C
L
60pF
1
1.4V
500 A
I
OH
1
在串行接口模式下, SYNC ,SCLK和
SDOUT正时,最大负载情况确定
C
L
; 10pF的作者否则,负载为60pF最大。
图1.负载电路的数字接口时序, SDOUT ,
SYNC , SCLK输出,C
L
= 10 pF的
2V
0.8V
t
延迟
2V
0.8V
t
延迟
2V
0.8V
图2.电压参考电平的时序
订购指南
模型
AD7675AST
AD7675ASTRL
EVAL-AD7675CB
1
EVAL -CONTROL BRD2
2
温度范围
-40 ° C至+ 85°C
-40 ° C至+ 85°C
包装说明
四方扁平封装( LQFP )
四方扁平封装( LQFP )
评估板
控制器板
选项
ST-48
ST-48
笔记
1
这种板可以被用作一个独立的评估板,或与EVAL -CONTROL BRD2配合用于评估/
演示目的。
2
此板允许PC控制,并与CB标志后缀的ADI评估板进行通信。
小心
ESD (静电放电)敏感器件。静电荷高达4000 V容易
积聚在人体和测试设备,可排出而不被发现。虽然
在AD7675具有专用ESD保护电路,永久性的损害可能发生
器件经受高能量静电放电。因此,适当的ESD防范措施
建议避免性能下降或功能丧失。
警告!
ESD敏感器件
–4–
第0版
AD7675
引脚功能描述
PIN号
1
2
3, 6, 7,
40–42,
44–48
4
5
助记符
AGND
AVDD
NC
TYPE
P
P
描述
模拟电源接地引脚
输入模拟电源引脚。名义上5 V.
无连接
BYTESWAP
OB/2C
DI
DI
8
9, 10
11, 12
SER / PAR
DATA [ 0:1]
DATA [ 2 :3]或
DIVSCLK [0:1 ]
DI
DO
DI / O
13
DATA[4]
或EXT / INT
DI / O
14
DATA[5]
INVSYNC或
DATA[6]
或INVSCLK
DATA[7]
或RDC / SDIN
DI / O
15
DI / O
16
DI / O
17
18
19
20
OGND
OVDD
DVDD
DGND
P
P
P
P
并行模式选择( 8/16位) 。当低电平时, LSB通过D输出[ 7 : 0 ]与MSB的
在D输出的[15 : 8 ] 。高电平时, LSB通过D输出[15 : 8 ]和MSB通过D输出[ 7 : 0 ] 。
标准二进制/二进制补码。当OB / 2C为高电平时,数字输出是
直接二进制;低电平时, MSB被倒置导致了2的补码输出
其内部移位寄存器中。
串行/并行选择输入。当低,并行端口被选中;高电平时,
串行接口模式被选择,并且数据总线的某些位被用作一个串行端口。
位0和位的并行端口数据输出总线1 。当SER / PAR为高电平时,这些输出是
高阻抗。
当SER / PAR为低,这些输出作为第2位和并行端口的3
数据输出总线。
当SER / PAR为高电平, EXT / INT为低电平, RDC / SDIN是低,这是串行
转换后的主模式读取。这些输入,串行口的一部分,是用来减慢,如果
需要的话,内部串行时钟,钟表的数据输出。在其它串行模式,这些
输入不被使用。
当SER / PAR为低,此输出用作并行端口数据输出总线的位4 。
当SER / PAR为高电平时,此输入,串行端口的一部分,作为一个数字选择输入为
选择内部或外部的数据时钟。与EXT / INT连接到低电平,内部时钟
选择在SCLK输出。与EXT / INT设定为逻辑高电平时,输出数据被同步
给连接到SCLK输入的外部时钟信号。
当SER / PAR为低,此输出用作并行端口数据输出总线的位5 。
当SER / PAR为高电平时,该输入,串行端口的一部分,用于选择的活动状态
同步信号。低电平时, SYNC为高电平有效。高电平时, SYNC为低电平有效。
当SER / PAR为低,此输出用作并行端口数据输出总线的位6 。
当SER / PAR为高,此输入,串行口的一部分,用于反转SCLK信号。
这是活跃在主机和从机模式。
当SER / PAR为低,此输出用作并行端口数据输出总线的位7 。
当SER / PAR为高电平时,此输入,串行端口的一部分,作为任一外部数据
输入或取决于EXT / INT的状态的读出模式的选择输入。
当EXT / INT为高, RDC / SDIN可以作为一个数据输入到菊花链CON组
从两个或多个ADC的版本的结果到一个单一SDOUT线。数字数据上水平
SDIN上输出数据用的16个SCLK周期的延迟读出的开始之后
序列。当EXT / INT为低时, RDC / SDIN用于选择读模式。当RDC /
SDIN是高电平时,数据是在转换过程中就SDOUT输出。当RDC / SDIN为低,
该数据是在SDOUT输出,只有当转换完成。
输入/输出接口数字电源地
输入/输出接口数字电源。名义上,在相同的电源比的供应
主机接口(5V或3V) 。
数字电源。名义上在5 V.
数字电源地
第0版
–5–
查看更多AD7675ASTRLPDF信息
推荐型号
供货商
型号
厂家
批号
数量
封装
单价/备注
操作
    QQ: 点击这里给我发消息 QQ:2880707522 复制 点击这里给我发消息 QQ:2369405325 复制

    电话:0755-82780082
    联系人:杨小姐
    地址:深圳市福田区振兴路156号上步工业区405栋3层

    AD7675ASTRL
    -
    -
    -
    -
    终端采购配单精选

QQ: 点击这里给我发消息 QQ:5645336 复制
电话:13910052844(微信同步)
联系人:刘先生
地址:海淀区增光路27号院增光佳苑2号楼1单元1102室
AD7675ASTRL
√ 欧美㊣品
▲10/11+
8623
贴◆插
【dz37.com】实时报价有图&PDF
QQ: 点击这里给我发消息 QQ:5645336 复制
电话:13910052844(微信同步)
联系人:刘先生
地址:北京市海淀区增光路27号院增光佳苑2号楼1单元1102室
AD7675ASTRL
√ 欧美㊣品
▲10/11+
8031
贴◆插
【dz37.com】实时报价有图&PDF
查询更多AD7675ASTRL供应信息

深圳市碧威特网络技术有限公司
 复制成功!