a
特点
8个12位DAC在一个封装
四象限乘法
单独参考
+5 V单电源
低功耗： 1毫瓦
多功能串行接口
同时更新能力
复位功能
44引脚PQFP和PLCC
应用
过程控制
自动测试设备
通用仪器
概述
V
DD
AGND
DGND
LC MOS
八通道12位DAC
AD7568
功能框图
V
REF
D V
REF
（C V）
REF
B V
REF
A
R
FB
A
2
AD7568
输入
锁存器
12
DAC A
LATCH
12
DAC A
I
OUT1
A
I
OUT2
A
R
FB
B
输入
LATCH B
12
DAC B
LATCH
12
DAC B
I
OUT1
B
I
OUT2
B
R
FB
C
输入
锁存器C.
12
DAC
LATCH
12
DAC
I
OUT1
C
I
OUT2
C
R
FB
D
输入
锁闩D-
12
DAC
LATCH
12
DAC
I
OUT1
D
I
OUT2
D
R
FB
E
输入
LATCH ê
12
DAC ê
LATCH
12
DAC ê
I
OUT1
E
I
OUT2
E
R
FB
F
输入
LATCH F
12
DAC F
LATCH
12
DAC F
I
OUT1
F
I
OUT2
F
R
FB
G
输入
止动板G
12
DAC摹
LATCH
12
DAC摹
I
OUT1
G
I
OUT2
G
R
FB
H
输入
LATCH
12
DAC
LATCH
12
DAC
I
OUT1
H
I
OUT2
H
该AD7568包含8个12位DAC于一体的单片DE-
副。 DAC为标准电流输出，独立V
REF
,
I
OUT1
, I
OUT2
和R
FB
终端。
的AD7568是串行输入设备。数据使用装
FSIN ，
CLKIN和SDIN 。一个地址引脚A0，建立了一个去
副地址，并且这个特性可以被用于简化装置
装在多DAC的环境。
所有DAC可以使用asynchro-同步更新
常识
LDAC
输入并且可以通过置位清零
异步
CLR
输入。
该AD7568是装在一个节省空间的44引脚塑料四方
扁平封装和44引脚PLCC 。
销刀豆网络gurations
塑料四方扁平封装
35 I
OUT1
D
34 I
OUT2
D
44 I
OUT2
E
43 I
OUT1
E
41 V
REF
E
37 V
REF
D
39 DGND
38 AGND
36 R
FB
D
42 R
FB
E
40 V
DD
FSIN
CLKIN
SDIN
控制逻辑
+
输入移位
注册
12
A0
SDOUT
LDAC
CLR V
REF
ê V
REF
F V
REF
克V
REF
H
塑料有引线芯片载体
I
OUT1
E
V
REF
E
DGND
AGND
V
REF
D
R
FB
D
I
OUT1
D
I
OUT2
D
39 NC
38 V
REF
C
37
R
FB
C
36 I
OUT1
C
35 I
OUT2
C
34 V
REF
B
33 R
FB
B
32 I
OUT1
B
31 I
OUT2
B
30 V
REF
A
29 R
FB
A
18 19 20 21 22 23 24 25 26 27 28
I
OUT2
E
R
FB
E
6
NC 1
V
REF
F 2
R
FB
F 3
I
OUT1
F 4
I
OUT2
F 5
V
REF
G 6
R
FB
G 7
I
OUT1
G 8
I
OUT2
G 9
V
REF
H 10
R
FB
H 11
5
4
V
DD
2
3
1
44 43 42 41 40
引脚1标识符
33 NC
32 V
REF
C
31 R
FB
C
NC
V
REF
F
R
FB
F
7
8
9
AD7568 PQFP
AD7568
顶视图
顶视图
不按比例
（不按比例）
30 I
OUT1
C
29 I
OUT2
C
28 V
REF
B
27 R
FB
B
26 I
OUT1
B
25 I
OUT2
B
24 V
REF
A
23 R
FB
A
I
OUT1
F 10
I
OUT2
F 11
V
REF
G 12
R
FB
G 13
I
OUT1
G 14
I
OUT2
G 15
V
REF
H 16
AD7568 PLCC
顶视图
（不按比例）
I
OUT2
H 13
I
OUT1
H 12
SDOUT 14
CLR 15
FSIN 17
SDIN 18
I
OUT2
A 21
I
OUT1
A 22
CLKIN 19
LDAC 16
A0 20
R
FB
H 17
I
OUT2
A
I
OUT1
H
I
OUT2
H
版本C
NC =无连接
SDOUT
NC =无连接
信息ADI公司提供的被认为是准确和
可靠的。但是，没有责任承担由Analog Devices其
使用，也不对第三方专利或其他权利的任何侵犯
这可能是由于它的使用。没有获发牌照以暗示或
否则，在ADI公司的任何专利或专利权。
一个技术的方式， P.O. 9106箱，诺伍德，MA 02062-9106 ， U.S.A.
联系电话： 781.329.4700
www.analog.com
传真： 781.461.3113
2012 ADI公司保留所有权利。
I
OUT1
A
SDIN
FSIN
CLKIN
CLR
LDAC
A0
AD7568–SPECIFICATIONS
参数
准确性
决议
相对精度
微分非线性
增益误差
+25°C
T
民
给T
最大
增益温度COEF网络cient
输出漏电流
I
OUT1
@ +25°C
T
民
给T
最大
参考输入
输入阻抗
梯形电阻不匹配
数字输入
V
INH
，输入高电压
V
INL
，输入低电压
I
INH
，输入电流
C
IN
，输入电容
电源要求
V
DD
范围
电源灵敏度
ΔGain / ΔV
DD
I
DD
AD7568B
2
12
±
0.5
±
0.9
±
4
±
5
2
5
1
(V
DD
= 4.75 V至5.25 V ;我
OUT1
= I
OUT2
= O V ; V
REF
= + 5V;牛逼
A
= T
民
给T
最大
,
除非另有说明）
单位
位
LSB（最大值）
LSB（最大值）
LSB的最大值
LSB的最大值
FSR PPM /°C的典型值
PPM FSR / ° C最大值
测试条件/评论
1 LSB = V
REF
/2
12
= 1.22时，毫伏V
REF
= 5 V
所有等级保证单调温
10
200
5
9
2
2.4
0.8
±
1
10
4.75/5.25
–75
300
3.5
nA的最大
nA的最大
kΩ的分
kΩ最大值
％最大
V分钟
V最大
A
最大
pF的最大
V MIN / V最大
dB典型值
A
最大
最大mA
见名词科
典型的输入电阻= 7千欧
通常情况下0.6 ％
V
INH
= 4.0 V分钟，V
INL
= 0.4 V最大
V
INH
= 2.4 V分钟，V
INL
= 0.8 V最大
AC性能特点
参数
动态性能
输出电压建立时间
数模转换器毛刺脉冲
倍增馈通误差
输出电容
通道到通道隔离
数字串扰
数字馈通
总谐波失真
输出噪声谱密度
@ 1千赫
AD7568B
2
500
40
–66
60
30
–76
40
40
–83
20
（这些特性包括用于设计参考，并不受
进行测试。 DAC输出运算放大器AD843是）。
测试条件/评论
对满量程的0.01％ 。 DAC锁存器或者
加载全0和全1 。
与V测
REF
= 0 V. DAC寄存器或者
加载全0和全1 。
V
REF
= 20 V峰峰值， 10 kHz的正弦波。 DAC锁存器
装全部为0。
全1载入DAC 。
全0载入DAC 。
从任意一个参考别人穿心
与20 V峰峰值， 10 kHz正弦波应用。
影响全0至全1的代码转换
非选择的DAC 。
穿心以任何DAC输出与
FSIN
高
和方波适用于SDIN和SCLK 。
V
REF
= 6 V RMS， 1kHz的正弦波。
全1载入DAC 。 V
REF
= 0 V输出运算
放大器AD OP07 。
单位
纳秒（典型值）
nV-s表示，典型值
最大分贝
pF的最大
pF的最大
dB典型值
nV-s表示，典型值
nV-s表示，典型值
dB典型值
纳伏/赫兹÷
笔记
1
温度范围如下： B版本： -40 ° C至+ 85°C 。
2
所有规格也适用于V
REF
= 10 V，除了相对精度在分解后能
±
1 LSB。
特定网络阳离子如有更改，恕不另行通知。
–2–
版本C
AD7568
时序特定网络阳离子
(V
参数
t
1
t
2
t
3
t
4
t
5
t
6
t
7
t
8 2
t
9
在极限
T
A
= +25 C
100
40
40
30
30
5
90
70
40
DD
= +5 V
5%; I
OUT1
= I
OUT2
= 0 V ;牛逼
A
= T
民
给T
最大
中，除非另有说明）
单位
ns（最小值）
ns（最小值）
ns（最小值）
ns（最小值）
ns（最小值）
ns（最小值）
ns（最小值）
ns（最大值）
ns（最小值）
描述
CLKIN周期时间
CLKIN高电平时间
CLKIN低电平时间
FSIN
建立时间
数据建立时间
数据保持时间
FSIN
保持时间
SDOUT有效CLKIN下降沿后
LDAC ， CLR
脉冲宽度
在极限
T
A
= -40°C到+ 85℃
100
40
40
30
30
5
90
70
40
笔记
1
在+ 25 ° C样品测试，以确保合规性。所有的输入信号是从1.6V的电压电平中指定与指定tR = tF = 5纳秒（10％至90％的5伏），并定时
2
t
8
测量用图2的负载电路并且被定义为所需的输出时间跨越0.8V或2.4V。
t
1
CLKIN （ⅰ）
t
4
FSIN （I）的
t
2
t
3
t
7
t
6
SDIN （I）的
DB15
t
5
DB0
t
8
SDOUT （ O）
DB15
DB0
t
9
LDAC ， CLR
笔记
1. AO是硬的高或低。
图1.时序图
1.6mA
I
OL
输出
针
+2.1V
C
L
50pF
200A
I
OH
图2.负载电路的数字输出
时序特定网络阳离子
版本C
–3–
AD7568
绝对最大额定值
T
A
= 25℃ ，除非另有说明
参数
V
DD
至DGND
I
OUT1
至DGND
I
OUT2
至DGND
数字输入电压至DGND
V
RFB
, V
REF
至DGND
输入电流到任何引脚除外用品
1
工作温度范围
商业塑料（B版本）
存储温度范围
焊接温度（焊接， 10秒）
功率耗散（任何包）至75℃
减额高于75 ℃，由
1
等级
0.3 V至6 V
0.3 V到V
DD
+0.3 V
0.3 V到V
DD
+0.3 V
0.3 V到V
DD
+0.3 V
±15 V
= 10毫安
-40 ° C至+ 85°C
-65 ° C至+ 150°C
300°C
250毫瓦
10毫瓦/°C的
注意，超出上述绝对最大额定值
可能对器件造成永久性损坏。这是一个应力
只有等级;该器件在这些或任何功能操作
上述其他条件下的作战指示
本规范的部分，是不是暗示。暴露在绝对
最大额定值条件下工作会影响
器件的可靠性。
ESD警告
高达100 mA的瞬态电流不会造成SCR闩锁。
引脚说明
助记符
V
DD
DGND
AGND
V
REFA
到V
REFH
R
FBA
与R
FBH
I
OUTA
到我
OUTH
AGND
CLKIN
FSIN
描述
正电源。这是5伏±5％。
数字地。
模拟地
DAC的基准输入。
DAC反馈电阻引脚。
DAC电流输出端子。
该引脚连接到当前转向开关的背栅。它应连接到该系统的信号接地。
时钟输入。数据移入输入移位寄存器在CLKIN的下降沿。添加一个下拉电阻器上的时钟
线以避免时间上的问题。
电平触发的控制输入（低电平有效） 。这是帧同步信号，用于将输入数据。当FSIN变为低电平时，它
允许输入移位寄存器，以及数据传送上CLKIN的下降沿。如果地址位是有效的，则12位DAC
的数据传送到相应的输入锁存器上的第十六下降沿之后FSIN变低。
串行数据输入。该装置接收一个16位的字。的第一比特（ DB15 ）是DAC的MSB与剩余的位以下。
接下来是设备地址位， A0 。如果这不对应于管脚A0的逻辑电平，该数据被忽略。最后
谈到这三个DAC选择位。这些确定DAC的器件选择加载。
这个移位寄存器输出允许多个器件以菊花链连接。
器件地址引脚。此输入提供设备的地址。如果串行输入流的DB3中不对应于这一点，在
数据随后被忽略，并且不加载到任何输入锁存器。然而，它会出现在本SDOUT无关。
异步LDAC输入。当此输入为低电平时，所有的DAC锁存器同步更新的内容
输入锁存器。
异步CLR输入。当此输入为低电平时，所有DAC锁存器输出变为零。
SDIN
SDOUT
A0
LDAC
CLR
–4–
版本C
QQ：2880707522 复制
