a
特点
256开关在16 16阵列
宽信号：至24 V或12 V电源轨
低导通电阻： 200典型值
TTL / CMOS /微处理器兼容控制线
串行输入简化接口
串行输出允许级联多个频道
低功耗： 2毫瓦静态
紧凑的44引脚PLCC
X0
Y0
16
16交叉点
开关阵列
AD75019
X15
V
DD
V
SS
V
CC
DGND
功能框图
类似物
输入/输出
在串行数据
移
注册
CELL ＃ 256
+12V –12V
+ 5V DGND
LATCH
类似物
开关
类似物
输出/
输入
AD75019
汇流排时钟
线
串行
数据
下一个
阶段
16 ×16阵列的交换机，
锁存器和移位寄存器
细胞（只有这两个单元
为了清楚起见示出）
Y15
类似物
开关
串行
数据
从
先
阶段
汇流排时钟
线
移
注册
CELL ＃ 1
LATCH
并行
时钟
串行
时钟
PCLK
SCLK
SOUT
产品说明
该AD75019包含16 256模拟开关
×
16阵列。
任意的X或Y的引脚可以用作输入或输出。任何或
所有的X终端可以被编程为连接到任何或
全部的Y端子。该交换机可同时容纳信号
与幅度高达电源电压，并有一个典型的导通
150阻力
.
数据通过单输入串行加载和同步进入一个片
从SCLK板256位移位寄存器。当所有的开关设定
Tings的已经被编程，数据被转移到一组
256锁存器通过PCLK 。串行移位寄存器是动态的，所以
有20kHz的最小时钟速率。最大时钟
5 MHz的速率使得加载时间短至52
s.
开关
控制锁存器是静态的，只要将举行他们的数据作为动力
被施加。
向延伸的阵列中的开关的数目，则可以级联
多AD75019s 。在SOUT输出是移位的端
寄存器，并且可以连接到下一个的单输入
AD75019.
该AD75019是制作ADI公司BiMOS II
流程。这种外延BiCMOS工艺特点CMOS
低失真开关和双极器件的设备
ESD保护。
版本C
信息ADI公司提供的被认为是准确和
可靠的。但是，没有责任承担由Analog Devices其
使用，也不对第三方专利或其他权利的任何侵犯
这可能是由于它的使用。没有获发牌照以暗示或
否则，在ADI公司的任何专利或专利权。
一个技术的方式， P.O. 9106箱，诺伍德，MA 02062-9106 ， U.S.A.
联系电话： 781 / 329-4700
万维网网站： http://www.analog.com
传真： 781 / 326-8703
ADI公司， 1999
AD75019–SPECIFICATIONS
（T = 25 ℃， V
A
1
DD
和V
SS
=
12 V, V
CC
= + 5V ，除非另有说明）
民
V
SS
– 0.5
150
300
20
2
典型值
最大
V
DD
+ 0.5
300
500
30
10
25
单位
V
nA
pF
dB
dB
dB
0.01
20
4
8
5.5
0.8
±
1
±
1
10
%
兆赫
ns
V
V
A
A
pF
AD75019
多路复用器
输入信号范围
开关导通电阻，V
DD
和V
SS
=
±
12 V, V
信号
=
±
12 V
开关导通电阻，V
DD
和V
SS
=
±
5 V, V
信号
=
±
5 V
开关导通电阻匹配
2
, V
信号
=
±
12 V
漏电流，V
信号
=
±
10 V
输入/输出电容
之间的双通道隔离
R
S
= 600
,
R
L
= 10 kΩ的，V
信号
= 2 V P-P
f
信号
= 1千赫
f
信号
= 20千赫
f
信号
= 1兆赫
总谐波失真
R
S
= 600
,
R
L
= 10 kΩ的，V
信号
= 2 V P-P
开关频率响应， -3分贝
R
S
= 600
,
R
L
= 10 kΩ的，V
信号
= 2 V P-P
传播延迟
数字输入（ SIN ， SCLK ， PCLK ）
逻辑电平（ TTL兼容）
输入电压，逻辑“1”的
输入电压，逻辑“0”的
输入电流，V
IH
= 5.5 V
输入电流，V
IL
= 0.8 V
输入电容
数字输出（ SOUT ）
逻辑电平（ TTL兼容）
输出电压，逻辑“1”的
输出电压，逻辑“0”的
输出电流，V
OH
= 2.8 V
输出电流，V
OL
= 0.4 V
电源要求
电压范围，共模
电压范围，正模拟
电压范围，负模拟
电压范围，数字
电源电流， SCLK = 5兆赫，
V
IL
= 0.8 V, V
IH
= 2.4 V
电源电流，静态，
V
IL
= 0.8 V, V
IH
= 2.4 V
温度范围
操作
存储
符号
V
IN
R
ON
R
ON
R
ON
C
IN
92
69
38
V
IH
V
IL
I
IH
I
IL
C
IN
2.4
0
V
OH
V
OL
I
OH
I
OL
V
DD
– V
SS
V
DD
– V
DGND
V
SS
– V
DGND
V
CC
– V
DGND
I
DD
, I
SS
I
CC
I
DD
, I
SS
I
CC
T
民
, T
最大
2.8
0.4
3.2
3.2
9.0
(V
CC
– 0.5)
–20.7
4.5
25.2
25.2
0
5.5
±
70
800
400
100
+85
+150
V
V
mA
mA
V
V
V
V
mA
A
A
A
°C
°C
5
_
_
–25
–65
笔记
1
所有的最小值和最大值的保证，并显示在规格
粗体
所有生产经营单位在最后的电气测试进行测试。结果，从这些测试
来计算出射的质量水平。
2
开关电阻匹配度用零伏在每个模拟输入，指的是最大值和最小值之间的差。
特定网络阳离子如有更改，恕不另行通知。
引脚功能描述
针
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
名字
PCLK
SCLK
罪
V
SS
NC
NC
Y15
Y14
Y13
Y12
Y11
Y10
Y9
Y8
X0
X1
X2
X3
X4
X5
X6
X7
描述
并行时钟输入
串行时钟输入
串行数据输入
负模拟电源
无内部连接
无内部连接
模拟输出（或输入）
模拟输出（或输入）
模拟输出（或输入）
模拟输出（或输入）
模拟输出（或输入）
模拟输出（或输入）
模拟输出（或输入）
模拟输出（或输入）
模拟输入（或输出）
模拟输入（或输出）
模拟输入（或输出）
模拟输入（或输出）
模拟输入（或输出）
模拟输入（或输出）
模拟输入（或输出）
模拟输入（或输出）
针
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
38
39
40
41
42
43
44
名字
X8
X9
X10
X11
X12
X13
X14
X15
Y0
Y1
Y2
Y3
Y4
Y5
Y6
Y7
NC
NC
V
DD
V
CC
DGND
SOUT
描述
模拟输入（或输出）
模拟输入（或输出）
模拟输入（或输出）
模拟输入（或输出）
模拟输入（或输出）
模拟输入（或输出）
模拟输出（或输入）
模拟输出（或输入）
模拟输出（或输入）
模拟输出（或输入）
模拟输出（或输入）
模拟输出（或输入）
模拟输出（或输入）
模拟输出（或输入）
模拟输出（或输入）
模拟输出（或输入）
无内部连接
无内部连接
正模拟电源
数字电源
数字地
串行数据输出：正真
引脚配置
SOUT
DGND
SCLK
PCLK
V
CC
V
DD
NC
V
SS
罪
NC
6
5
4
3
2
1
44 43 42 41 40
销1
识别码
Y15
7
Y14
8
Y13
9
Y12
10
Y11
11
Y10
12
Y9
13
Y8
14
X0
15
X1
16
X2
17
NC
39
NC
38
Y7
37
Y6
36
Y5
35
Y4
34
Y3
33
Y2
32
Y1
31
Y0
30
X15
29
X14
AD75019
顶视图
（不按比例）
18 19 20 21 22 23 24 25 26 27 28
X11
X12
X4
X5
X3
X6
X7
X8
X9
X10
NC =无连接
X13
–2–
版本C
AD75019
时序特性
1
(T = T
A
民
给T
最大
额定电源，除非另有说明）
符号
t
1
t
2
t
3
t
4
t
5
(t
5
+ t
6
)
t
6
_
_
_
_
价值
20
100
40
100
65
5
65
70
52
20
1
单位
ns
ns
ns
ns
ns
ms
ns
ns
s
千赫
s
条件
民
民
民
民
民
最大
民
最大
SCLK = 5兆赫
民
最大
参数
数据建立时间
SCLK脉宽
数据保持时间
SCLK脉冲分离
SCLK为PCLK延迟
SCLK为PCLK延迟和发布
PCLK脉冲宽度
传播延迟， PCLK来打开或关闭
数据加载时间
SCLK频率
SCLK ， PCLK上升和下降时间
笔记
1
定时测量参考电平是1.5V。
特定网络阳离子如有更改，恕不另行通知。
1
SCLK
0
时序图
t
4
将数据加载到
串行寄存器
上升沿期间
t
2
t
1
t
3
Y15–X15
1 = CLOSE
罪
0 = OPEN
1
PCLK
0
Y15–X14
Y0–X0
t
5
传输数据串行
寄存器并行
低准位锁存器
t
6
操作真值表
控制线
PCLK
SCLK
1
1
0
0
1
X
罪
X
数据
i
X
SOUT
X
数据
i-256
X
操作/评论
无操作。
在单线上的数据被加载到串行寄存器;数据移入
串行寄存器256的时钟前出现在SOUT输出。
在串行移位寄存器的数据传送到并行锁存器用于控制所述
开关阵列。
电源排序和旁路
应用信息
加载数据
数据，以控制开关的时钟串联成一个256位
移位寄存器，然后平行转移至256位的MEM的
ORY 。 SCLK，串行时钟输入的上升沿，加载数据
入移位寄存器。通过单第一位加载，串行
数据的输入，控制在排Y15的交点开关
和列X15 。接下来的位控制其余列
（下降到X0）行Y15 ，并在后面的是位行
Y14 ，等下到了在交集交换机的数据
化Y0行和列X0的。移位寄存器是动态的，所以
有一个最小时钟速率，指定为20千赫。
之后，移位寄存器充满新256位控制的
数据， PCLK被激活（低脉冲），以将数据传送到所述
并行锁存器。由于该移位寄存器是动态的，有一个
的数据之前，指定的最大时间延迟，丢失： PCLK
必须被激活和内充液后5毫秒带回高
荷兰国际集团的移位寄存器。开关控制锁存器是静态的，
将举行他们的数据，只要通电。
所有结隔离部件上的多个电源工作
需要适当注意电源排序。由于采用BiMOS
II是一种结隔离工艺，寄生二极管之间存在
V
DD
和V
CC
和V之间
SS
和DGND 。其结果是，V
DD
必须总是大于（Ⅴ
CC
- 0.5V） ，和V
SS
必须始终
小于（ DGND + 0.5V） 。
如果你不能保证系统电源将要排序
满足这些条件，外部肖特基（如1N5818 ）或
硅（例如， 1N4001 ）二极管可被使用。为了保护位置
略去侧，阳极将连接到V
CC
（引脚42）和所述
阴极V
DD
（引脚41 ） 。对于消极的一面，连接
阳极V
SS
（引脚4 ）和所述阴极到DGND （引脚43）。
每三个电源引脚[V
DD
（引脚41 ） ，V
CC
（引脚
42 ）和V
SS
（引脚4 ）应绕过来DGND （引脚43 ）
通过0.1
F
陶瓷电容器靠近包
销。
晶体管数量
AD75019包含5472个晶体管。这个号码可以使用
向延伸的阵列中的开关的数目，则可以级联
用于计算预测的可靠性。
多AD75019s 。在SOUT输出是移位的端
寄存器，并且可以直接连接到所述的SIN输入
接下来AD75019 。
版本C
–3–
AD75019
绝对最大额定值*
民
V
DD
至DGND
V
SS
至DGND
V
CC
至DGND
V
DD
到V
SS
V
CC
到V
SS
数字输入到DGND
功耗
工作温度范围
储存温度
焊接温度
–0.5
–25.2
–0.5
–0.5
–0.5
–0.3
0
–65
最大
+25.2
+0.5
+7.0
+25.2
+25.2
V
CC
+ 0.5
1.0
+70
+150
+300
单位
V
V
V
V
V
V
W
°C
°C
°C
条件
T
A
75°C
焊接， 10秒
*注意，超出上述绝对最大额定值可能会导致器件永久性损坏。这些都是强调
只有等级;该设备在这些或以上的任何其他条件的功能操作在操作说明
本规范的部分将得不到保证。暴露在绝对最大额定值条件下工作会影响
器件的可靠性。
小心
ESD （静电放电）敏感器件。数字控制输入是齐纳保护;
然而，永久性的损害可能在受到高能未连接设备发生
静电场。未使用的设备必须存储在导电泡沫或分流器。保护
泡沫应排出到目的地插座装置被移除之前。
警告！
ESD敏感器件
订购指南
模型
AD75019JP
温度范围
0 ° C至+ 70°C
封装选项*
P-44A
* P =塑料有引线芯片载体（ PLCC ）封装。
外形尺寸
尺寸以英寸（毫米）所示。
44引脚塑封引线芯片载体
(P-44A)
0.180 (4.57)
0.165 (4.19)
0.048 (1.21)
0.042 (1.07)
0.048 (1.21)
0.042 (1.07)
6
7
销1
识别码
0.056 (1.42)
0.042 (1.07)
40
39
0.025 (0.63)
0.015 (0.38)
0.020
(0.50)
R
销1
识别码
顶视图
（引脚DOWN ）
0.021 (0.53)
0.013 (0.33)
0.032 (0.81)
0.026 (0.66)
0.040 (1.01)
0.025 (0.64)
0.110 (2.79)
0.085 (2.16)
底部视图
（口进入）
17
18
29
28
0.020
(0.50)
R
0.656 (16.66)
SQ
0.650 (16.51)
0.695 (17.65)
SQ
0.685 (17.40)
–4–
版本C
美国印刷
0.050
(1.27)
BSC
0.63 (16.00)
0.59 (14.99)
C1502c–0–8/99
QQ：2880707522 复制
