【数据表特点高吞吐量： 1 MSPS指定VDD2.7 V至5.25 V低功耗的最大吞吐率5.4毫瓦最大】,IC型号AD7490BCPZ-REEL7,AD7490BCPZ-REEL7 PDF资料,AD7490BCPZ-REEL7经销商,ic,电子元器件-51电子网

数据表

特点

高吞吐量： 1 MSPS

指定V

2.7 V至5.25 V

低功耗的最大吞吐率

5.4毫瓦最大在870 kSPS时采用3 V电源

12.5 mW最大的1 MSPS ，5 V电源

16 （单端）输入，音序器

宽输入带宽

信噪比69.5 dB ，在50 kHz的输入频率

灵活的功耗/串行时钟速度管理

无流水线延迟

高速串行接口， SPI / QSPI / MICROWIRE /

DSP兼容

全关断模式： 0.5 μA最大值

28引脚TSSOP和32引脚LFCSP封装

16通道， 1 MSPS ， 12位ADC

与定序器采用28引脚TSSOP

AD7490

功能框图

AD7490

REF

12-BIT

连续

近似

ADC

T / H

输入

MUX

SCLK

SEQUENCER

控制

逻辑

DOUT

DIN

02691-001

DRIVE

AGND

图1 。

概述

该AD7490是一款12位高速，低功耗， 16路，

逐次逼近型ADC 。该部分从单一经营

2.7 V至5.25 V电源供电，最高吞吐量可达

1 MSPS 。该器件内置一个低噪声，宽带宽

跟踪和保持放大器，可处理的输入频率

超过1MHz 。

转换过程和数据采集控制

通过CS和串行时钟信号，使器件以

与微处理器或DSP轻松接口。输入信号

被采样在CS的下降沿，并转换也

在这一点上启动。有无流水线延迟

同的部分。

在AD7490采用先进的设计技术，以达到非常

低功耗在高吞吐量。为了获得最大的

吞吐速率， AD7490功耗仅为1.8 mA，采用3 V

耗材和2.5 mA的5 V电源。

通过设置在控制寄存器中的相关位，模拟

输入范围的部分可以被选择为一个0 V至REF

输入或0 V至2 × REF

输入，带可采用标准二进制

或二进制补码输出编码。在AD7490具有16

带通道序列的单端模拟输入，以允许一个

预先编程选择通道转换sequen-

tially 。转换时间取决于SCLK

频，因为这也被用来作为主时钟，以

控制转换。

在AD7490采用32引脚LFCSP封装和28引脚可用

TSSOP封装。

产品亮点

该AD7490提供高达1 MSPS的吞吐率。在

采用3 V电源时， AD7490的最大吞吐量

功耗仅为5.4毫瓦的功率。

信道的序列可以被选择，通过该

AD7490周期和皈依。

在AD7490采用单2.7 V至5.25 V电源。

在V

DRIVE

功能允许在串行接口连接

直接到3 V或5 V处理器系统的独立

V的

的转化率是由串行时钟确定，

使转换时间通过减小

串行时钟速度增加。该器件还具有各种

关断模式，以最大限度地提高电源效率较低

吞吐率。功耗为0.5μA ，最大

完全关机的时候。

该器件具有一个标准逐次逼近型

与ADC的采样时间通过CS精确控制

输入和一次性转换控制。

Rev. D的

信息ADI公司提供的被认为是准确和可靠。然而，没有

责任承担ADI公司供其使用，也为专利或其他任何侵权行为

第三方可能导致其使用的权利。规格如有变更，恕不另行通知。没有

获发牌照以暗示或其他方式ADI公司的任何专利或专利权。

商标和注册商标均为其各自所有者的财产。

文档反馈

一个技术的方式， P.O. 9106箱，诺伍德，MA 02062-9106 ， U.S.A.

技术支援

www.analog.com

AD7490

特点................................................. ............................................. 1

功能框图............................................... ............... 1

概述................................................ ......................... 1

产品亮点................................................ ........................... 1

修订历史................................................ ............................... 2

规格................................................. .................................... 3

时序规格................................................ .................. 5

绝对最大额定值............................................... ............. 6

ESD注意事项................................................ .................................. 6

引脚配置和功能描述........................... 7

典型性能特征............................................. 8

术语................................................. ................................... 10

内部寄存器结构............................................... ............. 12

控制寄存器................................................ .......................... 12

数据表

影子寄存器................................................ ......................... 14

工作原理............................................... ....................... 16

电路信息................................................ .................... 16

转换器操作................................................ .................. 16

ADC传递函数............................................... .............. 17

典型的连接图............................................... .... 18

操作模式............................................... .................... 19

串行接口................................................ ............................ 22

功率与吞吐量............................................. .......... 23

微处理器接口................................................ ....... 24

应用提示................................................ ....................... 25

外形尺寸................................................ ....................... 26

订购指南................................................ .......................... 27

修订历史

12月12日 - 修订版。 C到Rev. D的

图4的变化和表4 ........................................... .................. 7

更新的外形尺寸（改CP- 32-2 ，以CP- 32-7 ） ..... 26

更改订购指南.............................................. ............. 27

6月9日 - 修订版。 B到C版

改变我

自动待机模式下的参数，如表1 ............... 4

5月8日 - 修订版。 A到版本B

更新格式................................................ ..................通用

更改表1 .............................................. .............................. 3

图12和图13的变化........................................... .. 14

图14 ..............................................变化........................ 15

更改参考部分.............................................. ......... 19

更新的外形尺寸............................................... ........ 26

更改订购指南.............................................. ............ 27

10月2日 - 修订版。 0到版本A

除了一般说明.............................................. 1 .......

更改时序规格说明......................................... 4

更改为绝对最大额定值......................................... 5

除了订购指南.............................................. .............. 5

更改典型性能特征.......................... 8

增加了新的图9 .............................................. ............................ 8

图12和图14的变化........................................... .. 11

图20 ..............................................变化........................ 13

变为图20图26 ........................................... ..... 14

除了模拟输入部分............................................. ... 14

改图29说明............................................. ............ 18

改图30图32 ........................................... ...... 18

新增应用提示第.............................................. ... 20

1月2日 - 修订版0 ：初始版

修订版D |页28 2

数据表

特定网络阳离子

AD7490

= V

DRIVE

= 2.7 V至5.25 V ，楼盘

= 2.5 V，F

SCLK 1

= 20兆赫，T

= T

民

给T

最大

中，除非另有说明。温度范围（B版）：

-40 ° C至+ 85°C 。

表1中。

参数

动态性能

信号与（噪声+失真）比（SINAD ）

信号 - 噪声比（ SNR）的

总谐波失真（ THD ）

峰值谐波或杂散噪声（ SFDR ）

互调失真（ IMD ）

二阶项

三阶项

孔径延迟

孔径抖动

通道到通道隔离

全功率带宽

DC精度

决议

积分非线性

微分非线性

0 V至REF

输入范围

偏移误差

偏移误差匹配

增益误差

增益误差匹配

0 V至2 × REF

输入范围

正增益误差

正增益误差匹配

零代码错误

零代码误差匹配

负增益误差

负增益误差匹配

模拟量输入

输入电压范围

测试条件/评论

= 50 kHz的正弦波，女

SCLK

= 20 MHz的

= 5 V

= 3 V

= 5 V

= 3 V

= 5 V

= 3 V

FA = 40.1千赫， FB = 41.5千赫

民

69.5

典型值

70.5

69.5

8.2

1.6

保证无漏码至12位

直接二进制输出编码

±0.6

±1

0.95/+1.5

±8

±0.5

±2

±0.6

最大

单位

兆赫

位

最低位

= 400千赫

3分贝

0.1分贝

REF

到REF +

偏见有关REF

用二进制补码输出编码

OFFSET

±2

±0.5

±8

±0.5

±1

±0.5

REF

2 × REF

±1

± 1 ％规定的性能

样品

= 1 MSPS

2.5

±1

最低位

±0.6

RANGE位设置为1

RANGE位设置为0 ，V

= 4.75 V至5.25 V

对于0 V至2 × REF

直流漏电流

输入电容

参考输入

REF

输入电压

直流漏电流

REF

输入阻抗

修订版D |第28 3

AD7490

参数

逻辑输入

输入高电压，V

INH

输入低电压，V

INL

输入电流I

输入电容，C

逻辑输出

输出高电压，V

输出低电压，V

浮态泄漏电流

浮态输出电容

输出编码

转化率

转换时间

跟踪和保持捕获时间

吞吐率

电源要求

DRIVE

DD 4

正常模式（静态）

正常模式（工作）

=最大吞吐量）

自动待机模式

自动关机模式

全关断模式

功耗

正常模式（工作）

自动待机模式（静态）

自动关机模式（静态）

全关断模式

数据表

测试条件/评论

民

0.7 × V

DRIVE

= 0 V或V

DRIVE

±0.01

0.3 × V

DRIVE

±1

典型值

最大

单位

来源

= 200 μA ; V

= 2.7 V至5.25 V

SINK

= 200 A

弱/ TRI位设置为0

代码位设置为1

代码位设置为0

16个SCLK周期， SCLK = 20 MHz的

正弦波输入

满量程阶跃输入

= 5 V （见串行接口

部分）

DRIVE

0.2

0.4

±10

直（自然科学）二进制

二进制补码

800

300

MSPS

2.7

数字输入= 0 V或V

DRIVE

= 2.7 V至5.25 V ， SCLK开启或关闭

= 4.75 V至5.25 V，F

SCLK

= 20 MHz的

= 2.7 V至3.6 V，F

SCLK

= 20 MHz的

样品

= 500 kSPS时

STATIC

样品

= 250 kSPS时

STATIC

SCLK开启或关闭

= 5 V，F

SCLK

= 20 MHz的

= 3 V，F

SCLK

= 20 MHz的

= 5 V

= 3 V

= 5 V

= 3 V

= 5 V

= 3 V

600

5.25

2.5

1.8

1.55

100

960

0.02

0.5

12.5

5.4

460

276

2.5

1.5

2.5

1.5

规范适用于F

SCLK

高达20MHz 。然而，对于串行接口的要求，请参见时序规格部分。

参见术语部分。

通过特性保证。

查看电源与吞吐率部分。

修订版D |第28 4

数据表

时序特定网络阳离子

= 2.7 V至5.25 V ，V

DRIVE

≤ V

，楼盘

= 2.5 V ;牛逼

= T

民

给T

最大

中，除非另有说明。

表2.时序规范

参数

SCLK 2

兑换

安静

3 3

8 5

AD7490

在T限制

民

, T

最大

= 3 V

= 5 V

16 × t

SCLK

16 × t

SCLK

0.4 × t

SCLK

0.4 × t

SCLK

0.4 × t

SCLK

0.4 × t

SCLK

15/50

单位

千赫分钟

兆赫最大

ns（最小值）

ns（最大值）

ns（最小值）

ns的最小/最大

ns（最小值）

微秒最大

描述

所需的总线释放，并在下一次转换启动之间的最小安静的时间

CS到SCLK建立时间

延迟从CS到DOUT三态禁用

延迟从CS到DOUT有效。

数据访问时间SCLK下降沿后

SCLK低电平脉冲宽度

SCLK高脉冲宽度

SCLK到DOUT有效的保持时间

SCLK下降沿到DOUT高阻

到SCLK下降沿DIN建立时间之前

DIN在SCLK下降沿保持时间

SCLK下降沿到CS高

从完全关断/自动关机/自动待机模式，开机时间

通过特性保证。所有输入信号均采用t指定

= t

= 5纳秒（10％ 90 ％的V

）和从1.6伏的电压电平的定时（参照图2）。在3 V

经营范围涵盖了从2.7 V至3.6 V.从4.75 V的5 V工作范围为5.25 V.

的传号/空比为SCLK输入是40/60至40。 SCLK最高频率为16 MHz的V

= 3V给予吞吐量870 kSPS时。必须注意

接口时，考虑到数据访问所需的时间，T

及所要求的用户的处理器的设置时间。这两个时间确定SCLK最高

频率与该用户的系统可以操作（见串行接口部分）。

测得的与图2的负载电路并且被定义为所需的输出时间跨越0.4伏或0.7伏

DRIVE

b表示最坏情况的数字具有ADD3提供DOUT线，也就是说，如果AD7490返回到三态在一个转换结束和一些

其他设备需要转换之间的总线的控制下，用户不得不等待吨的最大时间

有ADD3在DOUT线有效之前B 。如果DOUT线

弱驱动ADD3转换之间，用户通常必须等待17纳秒，在3 V和12 ns的5 V的CS下降沿后看到ADD3在DOUT有效之前。

从采取的数据输出改变0.5 V的测量时间衍生当装入图2的电路测量的数目，然后外推

背面去除的充电或放电的25 pF电容的影响。这意味着该时间t

在时序特性所，是真正的总线释放

的部分和的时间是独立的总线负载的。

200A

输出

针

1.6V

25pF

200A

02691-002

图2.负载电路的数字输出时序规范

修订版D |第28 5