a
特点
低功耗
用DSP单片机模拟前端
AD73411
功能框图
掉电
控制
数据
地址
发电机
DAG DAG 1 2
内存
16K PM
16K DM
（ optional（可选
8K)
8K)
AFE的性能
16位A / D转换器
16位D / A转换器
可编程输入/输出采样率
76分贝ADC的SNR
77分贝DAC SNR
64 kS / s的最大采样率
-90 dB的串扰
低群延迟（每个ADC通道25秒典型值，
每个DAC通道50秒典型值）
可编程输入/输出增益
片内基准
DSP性能
19 ns指令周期时间@ 3.3 V ， 52 MIPS
持续性能
AD73411-80
片上RAM 80K字节，刀豆网络gured为16K字
程序存储器RAM和16K字
数据存储器RAM
AD73411-40
片上RAM 40K字节，刀豆网络gured为8K字
程序存储器RAM和8K字
数据存储器RAM
MEMORY FULL
模式
可编程
I / O
和
FL AGS
外
地址
公共汽车
外
数据
公共汽车
字节DMA
调节器
OR
外
数据
公共汽车
定时器
国内
DMA
PORT
主机模式
节目
SEQUENCER
程序存储器地址
数据存储器地址
程序存储器数据
数据存储器数据
运算单元
ALU
苹果
移
ADSP -2100 BASE
架构
串口
0 SPORT体育1
REF
串行端口
SPORT 2
ADC
DAC
模拟前端
部分
概述
的AD73411是结合一个单一的模拟前端的单个设备
端（ AFE），以及用于数字信号最佳的微型计算机
处理（DSP）以及其他高速数字处理
应用程序。
的AD73411的模拟前端（AFE ）部是适于
通用型应用，包括语音和电话。
该AFE部分设有一个16位A / D转换器和一个16位
D / A转换器。每个转换器拥有76 dB的信号与噪声
比过声带信号带宽。
的AD73411特别适合于各种各样的应用
在语音和电话领域，包括低比特率，高
质量压缩，语音增强，识别和
合成。 AFE的低群时延特性使得
它适用于单通道或多通道主动控制应用。
该A / D和D / A转换通道具有可编程
输入/输出增益为38分贝， 21分贝分别范围。
一个片上参考电压，支持单电源
操作。
第0版
信息ADI公司提供的被认为是准确和
可靠的。但是，没有责任承担由Analog Devices其
使用，也不对第三方专利或其他权利的任何侵犯
这可能是由于它的使用。没有获发牌照以暗示或
否则，在ADI公司的任何专利或专利权。
AFE的采样速率是可编程的以4另行
速率的设置提供64 ， 32 ，16，和8 kHz的采样率（从
16.384 MHz的主时钟），而串行端口（ SPORT2 ）
可以通过cascad-易于扩展的I / O通道的数量
荷兰国际集团额外的AFE外部的AD73411 。
该AD73411的DSP引擎结合了ADSP- 2100系列
基础架构（三个计算单元，数据地址gen-
erators ，和一个程序定序器）与两个串行端口，一个16位
内部DMA端口，一个字节DMA端口，一个可编程计时器，
I / O标志，广泛的中断功能，以及片上程序
和数据存储器。
该AD73411-80集成了片上存储器80K字节
CON组fi gured作为程序RAM 16K字（24位）和16K
数据RAM的字（ 16位） 。该AD73411-40集成
40K字节的片上存储器CON连接gured为8K字（ 24
数据RAM位）的程序RAM和8K字（ 16位） 。
断电的电路，还提供满足低功率
电池供电的便携式设备的需求。该AD73411
在一个119引脚PBGA封装。
一个技术的方式， P.O. 9106箱，诺伍德，MA 02062-9106 ， U.S.A.
联系电话： 781 / 329-4700
万维网网站： http://www.analog.com
传真： 781 / 326-8703
ADI公司， 2000
AD73411–SPECIFICATIONS
参数
AFE部分
参考
REFCAP
绝对电压，V
REFCAP
REFCAP TC
REFOUT
典型的输出阻抗
民
1.08
1
（ AVDD = DVDD = 3.0 V至3.6 V ; DGND = AGND = 0 V，F
MCLK
= 16.384兆赫，
f
SAMP
= 64千赫;牛逼
A
= T
民
给T
最大
除非另有说明）。
典型值
最大
单位
测试条件/评论
1.2
50
145
1.32
V
PPM /°C的
0.1
F
须电容
REFCAP到AGND2
绝对电压，V
REFOUT
ADC规格
最大输入范围在VIN
2, 3
标称参考电平为VIN
（的0 dBm 0 ）
绝对增益
PGA = 0分贝
PGA = 38分贝
增益跟踪误差
信号（噪声+失真）
PGA = 0分贝
1.08
1.2
1.578
–2.85
1.0954
–6.02
1.32
V
V P-P
DBM
V P-P
DBM
卸载
实测差异
最大输入= （ 1.578 / 1.2 ）
×
V
REFCAP
实测差异
–2.2
–0.6
–1.0
±
0.1
76
74
72
56
60
59
–85
–85
–82
–76
–100
+1.0
dB
dB
dB
dB
dB
dB
dB
dB
dB
71
70
PGA = 38分贝
总谐波失真
PGA = 0分贝
PGA = 38分贝
互调失真
空闲信道噪声
相声
直流偏移
电源抑制
群时延
4, 5
输入阻抗在PGA
2, 4, 6
DAC规格
最大电压输出摆幅
2
单端
迪FF erential
标称电压输出摆幅（的0 dBm 0 ）
单端
迪FF erential
输出偏置电压
4
绝对增益
增益跟踪误差
信号（噪声+失真）
PGA = 0分贝
PGA = 6分贝
总谐波失真时的0 dBm 0
PGA = 0分贝
PGA = 6分贝
互调失真
空闲信道噪声
相声
1.08
–1.8
–20
1.0千赫的0 dBm 0
1.0千赫的0 dBm 0
1.0 kHz时， 3 dBm0的-50 dBm0的
请参考图？
300赫兹到3400赫兹;
0赫兹至f
SAMP
/2
300赫兹到3400赫兹; F
SAMP
= 64千赫
0赫兹至f
SAMP
/2; f
SAMP
= 64千赫
300赫兹到3400赫兹;
0赫兹至f
SAMP
/2
300赫兹到3400赫兹
300赫兹到3400赫兹
PGA = 0分贝
PGA = 0分贝
ADC输入信号电平： 1.0千赫， 0 dBm0的
DAC输入在空闲
PGA = 0分贝
输入信号电平为AVDD和DVDD
销1.0千赫， 100 mV的P-P正弦波
f
SAMP
= 64千赫
DMCLK = 16.384兆赫
–75
dB
dB
dB
dBm0
dB
mV
dB
s
k
+2
–84
25
45
+25
1.578
–2.85
3.156
3.17
1.0954
–6.02
2.1909
0
1.2
–0.7
±
0.1
77
76
77
77
–80
–80
–76
–82
–100
–70
V P-P
DBM
V P-P
DBM
V P-P
DBM
V P-P
DBM
V
dB
dB
dB
dB
dB
dB
dB
dB
dB
dBm0
dB
PGA = 6分贝
最大输出= （ 1.578 / 1.2 ）
×
V
REFCAP
PGA = 6分贝
最大输出= 2
×
((1.578/1.2)
×
V
REFCAP
PGA = 6分贝
PGA = 6分贝
REFOUT卸载
1.0千赫， 0 dBm0的;卸载
1.0 kHz时， 3 dBm0的-50 dBm0的
300赫兹到3400赫兹
300赫兹到3400赫兹; F
SAMP
= 64千赫
300赫兹到3400赫兹
300赫兹到3400赫兹; F
SAMP
= 64千赫
1.32
+0.4
70
PGA = 0分贝
PGA = 0分贝
ADC输入信号电平： AGND ; DAC
输出信号电平： 1.0千赫， 0 dBm0的
–2–
第0版
AD73411
参数
DAC规格（续）
电源抑制
群时延
4, 5
民
典型值
–81
25
50
最大
单位
dB
s
s
测试条件/评论
输入信号电平为AVDD和DVDD
销： 1.0千赫， 100 mV的P-P正弦波
f
SAMP
= 64千赫;内插器旁路
f
SAMP
= 64千赫
输出直流偏置
2, 7
逻辑输入
V
INH
，输入高电压
V
INL
，输入低电压
–30
DVDD - 0.8
0
+5
+50
DVDD
0.8
mV
V
V
PGA = 6分贝
I
IH
，输入电流
逻辑输出
V
OH
，输出电压高
V
OL
，输出低电压
三态泄漏电流
电源
AVDD
DVDD
I
DD9
–10
DVDD - 0.4
0
–10
3.0
3.0
+10
DVDD
0.4
+10
3.6
3.6
A
V
V
A
V
V
见表一
|电流输出|
≤
100
A
|电流输出|
≤
100
A
笔记
1
工作温度范围为： -20 ° C至+ 85°C 。因此，T
民
= -20℃和T
最大
= +85°C.
2
测试条件： 0 dB增益输入的PGA组，输出的PGA设置了6分贝增益，在模拟输出端无负载（除非另有说明） 。
3
在输入到ADC的Σ-Δ调制器。
4
通过设计保证。
5
总的群延迟会受采样率和外部数字音响滤波。
6
ADC的输入阻抗成反比DMCLK和近似为： （3.3
×
10
11
） / DMCLK 。
7
之间VOUTP和VOUTN 。
8
在VOUT输出。
9
测试条件：在数字输入端无负载时，模拟输入交流耦合到地，在模拟输出端无负载。
特定网络阳离子如有更改，恕不另行通知。
第0版
–3–
AD73411–SPECIFICATIONS
参数
DSP部分
V
IH
V
IH
V
IL
V
OH
高电平输入电压
1, 2
高电平电压CLKIN
罗级输入电压
1, 3
高电平输出电压
1, 4, 5
（ AVDD = DVDD = VDD = 3.0 V至3.6 V ; DGND = AGND = 0 V，F
MCLK
= 16.384兆赫，
f
SAMP
= 64千赫;牛逼
A
= T
民
给T
最大
除非另有说明）。
测试条件
@ VDD = MAX
@ VDD = MAX
@ VDD =分钟
@ VDD =分钟
I
OH
= -0.5毫安
@ VDD =分钟
I
OH
= –100
A
6
@ VDD =分钟
I
OL
= 2毫安
@ VDD = MAX
V
IN
= VDD最大值
@ VDD = MAX
V
IN
= 0 V
@ VDD = MAX
V
IN
= VDD最大值
8
@ VDD = MAX
V
IN
= 0 V
8
@ VDD = 3.3
t
CK
= 19 ns的
10
t
CK
= 25纳秒
10
t
CK
= 30纳秒
10
@ VDD = 3.3
T
AMB
= 25°C
t
CK
= 19 ns的
10
t
CK
= 25纳秒
10
t
CK
= 30纳秒
10
@ V
IN
= 2.5 V
f
IN
= 1.0兆赫
T
AMB
= 25°C
@ V
IN
= 2.5 V
f
IN
= 1.0兆赫
T
AMB
= 25°C
民
2.0
2.2
0.8
2.4
VDD - 0.3
0.4
10
10
10
10
12
11
10
典型值
最大
单位
V
V
V
V
V
V
A
A
A
A
mA
mA
mA
V
OL
I
IH
I
IL
I
OZH
I
OZL
I
DD
卢平输出电压
高电平输入电流
3
1, 4, 5
罗电平输入电流
3
三态泄漏电流
三态泄漏电流
电源电流（待机）
9
7
7
I
DD
电源电流（动态）
11
45
43
36
mA
mA
mA
C
I
C
O
输入引脚电容
3, 6, 12
6, 7, 12, 13
8
pF
输出引脚电容
8
pF
笔记
1
双向引脚： D0 - D23 ， RFS0 ， RFS1 ， SCLK0 ， SCLK1 ， TFS0 ， TFS1 ， A1- A13 ， PF0 - PF7 。
2
输入专用管脚：
RESET ， BR ，
DR0 ， DR1 ，
PWD 。
3
输入专用管脚： CLKIN ，
RESET ，
BR ， DR0 ， DR1 ，
PWD 。
4
输出引脚：
BG ， PMS ， DMS ， BMS ， IOMS ， CMS ， RD ， WR ，
PWDACK ， A0 ， DT0 ， DT1 ， CLKOUT ， FL2-0 ，
BGH 。
5
虽然特定网络版的TTL输出，所有AD73411输出为CMOS兼容，并开车到VDD和GND ，假设没有直流负载。
6
保证，但未经测试。
7
三态引脚： A0 - A13 ， D0- D23 ，
PMS ， DMS ， BMS ， IOMS ， CMS ， RD ， WR ，
DT0 ， DT1 ， SCLK0 ， SCLK1 ， TFS0 ， TFS1 ， RFS0 ， RFS1 ， PF0 - PF7 。
8
0 V上
BR 。
9
空闲是指执行IDLE指令的过程中， AD73411的操作状态。拉高引脚被驱动到VDD或GND 。
10
V
IN
= 0 V和3 V对于典型的科幻居雷什的电源电流，请参考功耗部分。
11
I
DD
测量采取从内部存储器执行的所有指令。的指令的50％是多功能（类型1，4 ，5，12 ，13，14 ），30％是2型
并键入6 ，和20 ％处于闲置状态的指令。
12
适用于PBGA封装类型。
13
输出管脚的电容是电容性负载的任何三态输出引脚。
特定网络阳离子如有更改，恕不另行通知。
–4–
第0版
QQ：2881677436 复制
