a
特点
6个16位A / D转换器
可编程输入采样率
同时采样
76分贝SNR
64 kS / s的最大采样率
-95 dB的串扰
低群延迟（每个ADC通道25秒典型值）
可编程输入增益
灵活的串行端口，它允许多个器件
在级联连接
单人（ 2.7 V至3.6 V ）电源供电
80毫瓦最大功耗为2.7 V
片内基准
28引脚SOIC封装
应用
通用模拟输入
工业电能计量
电机控制
同步采样应用
概述
六路输入通道
模拟前端
AD73360L
计量或多通道模拟输入。它具有6个16位
A / D转换通道，每个通道都提供76分贝信号 -
噪比超过一个的DC- 4千赫的信号带宽。每
通道还具有一个可编程输入增益放大器（ PGA ）
用在从0 dB至38分贝八个阶段的增益设置。
该AD73360L是特别适用于工业电源
计量作为各信道的样本同步，从而确保
还有就是转换之间没有（相位）延迟。该AD73360L
还设有所有通道的低群延迟转换。
一个片上参考电压是随标称值
1.2 V.
该装置的采样速率是可编程的，具有四个
独立设置提供64千赫， 32千赫， 16千赫， 8千赫
采样率（从16.384 MHz的主时钟） 。
串行端口（SPORT ），允许单个或磁带式轻松连接
caded设备行业标准的DSP引擎。在SPORT
传输速率是可编程的，以允许接口到两个快
和缓慢的DSP引擎。
该AD73360L提供28引脚SOIC封装。
该AD73360L是一个六输入通道的模拟前端proces-
SOR用于一般用途的应用，包括工业电源
功能框图
VINP1
信号
空调
VINN1
0/38dB
PGA
类似物
-
调制器
抽取
SDI
SDIFS
VINP2
信号
空调
VINN2
0/38dB
PGA
类似物
-
调制器
SCLK
抽取
VINP3
VINN3
REFCAP
REFOUT
VINP4
信号
空调
0/38dB
PGA
类似物
-
调制器
抽取
RESET
参考
AD73360L
类似物
-
调制器
串行
I / O
PORT
MCLK
SE
信号
空调
VINN4
0/38dB
PGA
抽取
VINP5
VINN5
信号
空调
0/38dB
PGA
类似物
-
调制器
抽取
SDO
SDOFS
VINP6
VINN6
信号
空调
0/38dB
PGA
类似物
-
调制器
抽取
第0版
信息ADI公司提供的被认为是准确和
可靠的。但是，没有责任承担由Analog Devices其
使用，也不对第三方专利或其他权利的任何侵犯
这可能是由于它的使用。没有获发牌照以暗示或
否则，在ADI公司的任何专利或专利权。
一个技术的方式， P.O. 9106箱，诺伍德，MA 02062-9106 ， U.S.A.
联系电话： 781 / 329-4700
万维网网站： http://www.analog.com
传真： 781 / 326-8703
ADI公司， 2000
AD73360L–SPECIFICATIONS
参数
参考
REFCAP
绝对电压，V
REFCAP
REFCAP TC
REFOUT
典型的输出阻抗
绝对电压，V
REFOUT
最小负载电阻
最大负载电容
ADC规格
最大输入范围在VIN
2, 3
标称参考电平为VIN
（的0 dBm 0 ）
绝对增益
PGA = 0分贝
PGA = 38分贝
信号（噪声+失真）
PGA = 0分贝
PGA = 0分贝
PGA = 38分贝
总谐波失真
PGA = 0分贝
PGA = 38分贝
互调失真
空闲信道噪声
串扰的ADC对ADC的
直流偏移
电源抑制
群时延
4, 5
1.08
1
（ AVDD = 2.7 V至3.6 V ; DVDD = 2.7 V至3.6 V ; DGND = AGND = 0 V，F
MCLK
= 16.384兆赫，
f
SCLK
= 8.192兆赫，女
S
= 8千赫;牛逼
A
= T
民
给T
最大
除非另有说明）。
单位
测试条件/评论
AD73360LA
民
典型值
最大
1.2
50
1.32
V
PPM /°C的
V
k
pF
V P-P
DBM
V P-P
DBM
0.1
F
须REFCAP电容
到AGND2
1.08
1
130
1.2
1.32
100
卸载
1.578
–2.85
1.0954
–6.02
–1.3
0.6
76
76
58
–80
–64
–78
–68
–95
–30
–55
25
50
95
190
25
0.15
0.01
–71
+0.6
实测差异
实测差异
dB
dB
dB
dB
dB
dB
dB
dB
dB
dB
mV
dB
s
s
s
s
k
6
度
度
1.0千赫
1.0千赫
0 Hz至4千赫; F
S
= 8千赫
0赫兹到2 kHz ; F
S
= 8千赫; F
IN
= 60赫兹
0 Hz至4千赫; F
S
= 64千赫
0赫兹到2 kHz ; F
S
= 8千赫; F
IN
= 60赫兹
0赫兹到2 kHz ; F
S
= 64千赫; F
IN
= 60赫兹
PGA = 0分贝
PGA = 0分贝，女
S
= 64千赫; S
CLK
= 16 MHz的
ADC1在空闲
ADC2到ADC6输入信号： 60赫兹
PGA = 0分贝
输入信号电平为AVDD和DVDD
销1.0千赫， 100 mV的P-P正弦波
64 kHz输出采样率
32 kHz输出采样率
16 kHz输出采样率
8 kHz输出采样率
DMCLK = 16.384兆赫
f
IN
= 1千赫
f
IN
= 60赫兹
71
+30
输入电阻的VIN
2, 4
相位失配
频率响应
器（ADC）
7
典型输出
频率（归到f
S
)
0
0.03125
0.0625
0.125
0.1875
0.25
0.3125
0.375
0.4375
> 0.5
逻辑输入
V
INH
，输入高电压
V
INL
，输入低电压
I
IH
，输入电流
C
IN
，输入电容
0
–0.1
–0.25
–0.6
–1.4
–2.8
–4.5
–7.0
–9.5
< -12.5
V
DD
– 0.8
0
V
DD
0.8
10
10
dB
dB
dB
dB
dB
dB
dB
dB
dB
dB
V
V
A
pF
–2–
第0版
AD73360L
参数
逻辑输出
V
OH
，输出电压高
V
OL
，输出低电压
三态泄漏电流
电源
AVDD1 ， AVDD2
DVDD
I
DD8
AD73360LA
民
典型值
最大
V
DD
– 0.4
0
–10
2.7
2.7
V
DD
0.4
+10
3.6
3.6
单位
V
V
A
V
V
见表一
测试条件/评论
|电流输出|
≤
100
A
|电流输出|
≤
100
A
笔记
1
工作温度范围为： -40 ° C至+ 85°C 。因此，T
民
= -40°C和T
最大
= +85°C.
2
测试条件： 0 dB增益输入的PGA组（除非另有说明） 。
3
在输入到ADC的Σ-Δ调制器。
4
通过设计保证。
5
总的群延迟会受采样率和外部数字滤波。
6
ADC的输入阻抗成反比DMCLK和近似为： （4-
×
10
11
） / DMCLK 。
7
ADC的频率响应测量输入的音频基准电平（产生-10 dBm0的输出电平的输入电平） ，与38分贝前置放大器
旁路， 0 dB输入增益。
8
测试条件：在数字输入端无负载时，模拟输入交流耦合到地。
特定网络阳离子如有更改，恕不另行通知。
表一，当前摘要（ AVDD = DVDD = 3.3V）
条件
模数转换器仅在
REFCAP只有在
REFCAP和REFOUT只有在
所有部分在
所有部分关闭
所有部分关闭
总
当前
（最大）
25
1.0
3.5
26.5
1.0
0.05
SE
1
0
0
1
0
0
MCLK
ON
是的
No
No
是的
是的
No
评论
REFOUT残疾人
REFOUT残疾人
REFOUT启用
MCLK活性物质含量为0 V至DVDD
数字输入静态和等于0 V或DVDD
上述值是在毫安和是典型的值，除非另有说明。 MCLK = 16.384兆赫; SCLK = 16.384兆赫。
时序特性
参数
时钟信号
t
1
t
2
t
3
串行端口
t
4
t
5
t
6
t
7
t
8
t
9
t
10
t
11
t
12
t
13
（ AVDD = 2.7 V至3.6 V ; DVDD = 2.7 V至3.6 V ; AGND = DGND = 0 V ;吨
A
= T
MLN
给T
最大
，除非另外
明智的说明。 ）
单位
ns（最小值）
ns（最小值）
ns（最小值）
ns（最小值）
ns（最小值）
ns（最小值）
ns（最小值）
ns（最小值）
ns（最大值）
ns（最大值）
ns（最大值）
ns（最大值）
ns（最大值）
描述
参见图1 。
MCLK周期
MCLK宽高
MCLK宽度低
参见图3和4 。
SCLK周期
SCLK宽高
SCLK宽度低
SDI / SDIFS设置SCLK前低
SDI / SDIFS保持SCLK后低
SDOFS延迟从SCLK高
SDOFS保持SCLK高后
SDO保持SCLK高后
SDO延迟从SCLK高
SCLK延迟从MCLK
在极限
T
A
= -40°C到+ 85℃
61
24.4
24.4
t
1
0.4
×
t
1
0.4
×
t
1
20
0
10
10
10
10
30
第0版
–3–
AD73360L
绝对最大额定值*
(T
A
= 25 ° C除非另有说明）
AVDD ， DVDD至GND 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 0.3 V至4.6 V
AGND至DGND 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 -0.3 V至+0.3 V
数字I / O电压至DGND 。 。 。 。 。 0.3 V至DVDD + 0.3 V
模拟量I / O电压为AGND 。 。 。 。 。 。 。 。 。 。 。 。 0.3 V至AVDD
工作温度范围
工业（A版） 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 -40 ° C至+ 85°C
存储温度范围。 。 。 。 。 。 。 。 。 。 。 。 -65∞C至+ 150∞C
最高结温。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 150∞C
SOIC ，
θ
JA
热阻抗。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 75 ° C / W
焊接温度，焊接
气相（60秒） 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 215∞C
红外（ 15秒） 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 220℃
*讲
超出上述绝对最大额定值可能会导致perma-
新界东北损坏设备。这是一个压力只有额定值。的功能操作
器件在这些或以上的运作中列出的任何其他条件
本规范的部分将得不到保证。暴露在绝对最大额定值
长时间条件下可能影响器件的可靠性。
订购指南
模型
AD73360LAR
温度
范围
-40 ° C至+ 85°C
包
描述
小外形集成电路（ SOIC ）
包
选项
R-28
引脚配置
R-28
VINP2
1
VINN2
2
VINP1
3
VINN1
4
REOUT
5
28
VINN3
27
VINP3
26
VINN4
25
VINP4
24
VINN5
REFCAP
6
AVDD2
7
AD73360L
23
VINP5
顶视图
22
VINN6
（不按比例）
21
VINP6
AGND2
8
DGND
9
DVDD
10
RESET
11
SCLK
12
MCLK
13
SDO
14
20
AVDD1
19
AGND1
18
SE
17
SDI
16
SDIFS
15
SDOFS
小心
ESD （静电放电）敏感器件。静电荷高达4000 V容易
积聚在人体和测试设备，可排出而不被发现。虽然
在AD73360L具有专用ESD保护电路，永久性损害可能发生
器件经受高能量静电放电。因此，适当的ESD防范措施
建议避免性能下降或功能丧失。
警告！
ESD敏感器件
第0版
–5–
QQ：2880707522 复制
