a
低成本，低功耗CMOS
通用双通道模拟前端
AD73322L
功能框图
AVDD1 AVDD2
DVDD
特点
2个16位A / D转换器
2个16位D / A转换器
可编程输入/输出采样率
78分贝ADC的SNR
78分贝DAC SNR
64 kS / s的最大采样率
-90 dB的串扰
低群延迟（每个ADC通道25秒典型值，
每个DAC通道50秒典型值）
可编程输入/输出增益
灵活的串行端口，它允许最多四个双
在级联给予八要连接编解码器
I / O通道
单人（ 2.7 V至3.3 V ）电源供电
50 mW的典型功耗为3.0 V
温度范围： -40°C至+ 105
片内基准
28引脚SOIC ，TSSOP和44引脚LQFP封装
应用
通用模拟量I / O
语音处理
无线及个人通信
电话
声音与振动主动控制
数据通信
无线本地环路
AD73322L
VFBP1
VINP1
VINN1
VFBN1
VOUTP1
VOUTN1
REFOUT
REFCAP
VFBP2
VINP2
VINN2
VFBN2
VOUTP2
VOUTN2
ADC通道1
SDI
SDIFS
DAC通道1
SPORT
参考
SCLK
SE
RESET
ADC通道2
MCLK
SDOFS
DAC通道2
SDO
AGND1 AGND2
DGND
概述
该AD73322L是一般用途的双前端处理器
造成应用，包括语音和电话。它的特点
两个16位A / D转换通道和两个16位D / A CON-
版本渠道。每个信道提供78分贝信号 - 噪声
比过声带信号带宽。它还设有一个
在模拟和数字输入 - 输出增益网络
域。本的特征在两个编解码器和可用于
接口到用户时，阻抗匹配或缩放
线路接口电路（ SLIC组件） 。
该AD73322L特别适合于各种各样的应用
系统蒸发散在语音和电话领域，包括低比特率
高品质的压缩，语音增强，识别和
合成。该部分的低的群时延特性使得
它适用于单通道或多通道主动控制应用。
该A / D和D / A转换通道具有可编程
输入/输出增益与范围分别为38 dB和21分贝。
一个片上参考电压被列入允许单
电源工作。
该编解码器的采样速率是可编程的具有四个
独立设置提供64千赫， 32千赫， 16千赫， 8千赫
采样率（从16.384 MHz的主时钟） 。
串行端口（SPORT ），允许单个或磁带式轻松连接
caded设备行业标准的DSP引擎。在SPORT
传输速率是可编程的，以允许接口到两个快
和缓慢的DSP引擎。
该AD73322L提供28引脚SOIC ， 28引脚TSSOP封装，
和44引脚LQFP封装。
第0版
信息ADI公司提供的被认为是准确和
可靠的。但是，没有责任承担由Analog Devices其
使用，也不对第三方专利或其他权利的任何侵犯该
可能是由于它的使用。没有获发牌照以暗示或以其他方式
在ADI公司的任何专利或专利权。
一个技术的方式， P.O. 9106箱，诺伍德，MA 02062-9106 ， U.S.A.
联系电话： 781 / 329-4700
www.analog.com
传真： 781 / 326-8703
ADI公司， 2001
AD73322L–SPECIFICATIONS
参数
参考
REFCAP
绝对电压， VREFCAP
REFCAP TC
REFOUT
典型的输出阻抗
绝对电压，V
REFOUT
最小负载电阻
最大负载电容
输入放大器器
OFFSET
最大输出摆幅
反馈电阻
反馈电容
模拟增益TAP
增益设置最大
增益最小设定
增益分辨率
增益精度
建立时间
延迟
ADC规格
最大输入范围在VIN
2, 3
标称参考电平为VIN
（的0 dBm 0 ）
绝对增益
PGA = 0分贝
增益跟踪误差
信号（噪声+失真）
PGA = 0分贝
1.08
1
（ AVDD = 3V 10 ％ ; DVDD = 3 V 10 ％ ; DGND = AGND = 0 V，F
DMCLK
=
16.384兆赫，女
SAMP
= 8千赫;牛逼
A
= T
民
给T
最大
除非另有说明）。
单位
测试条件/评论
A，Y版本
民
典型值
最大
1.2
50
130
1.2
1
100
±
1.0
1.578
50
100
+1
–1
5
±
1.0
1.0
0.5
1.578
–2.85
1.0954
–6.02
1.32
1.08
1.32
V
PPM /°C， 0.1
F
须电容
REFCAP到AGND2
V
卸载
k
pF
mV
V
k
pF
最大输出摆幅= （ 1.578 / 1.2 ）
×
VREFCAP
f
C
= 32千赫
位
%
s
s
V P-P
DBM
V P-P
DBM
+0.5
dB
dB
dB
dB
dB
–75
dB
dB
dBm0
dB
dB
dB
mV
dB
s
k
增益步长= 0.0625
输出空载
点击增益变化-FS至+ FS
DAC卸载
实测差异
最大输入= （ 1.578 / 1.2 ）
×
VREFCAP
实测差异
–2.0
–0.7
±
0.1
78
79
77.5
–86
–61
–72
–107
–92
–93
0
–65
25
20
+1
–1
16
25
100
70
1.0千赫的0 dBm 0
1.0 kHz时， 3 dBm0的-50 dBm0的
请参考TPC 1 。
300赫兹到3400赫兹; F
SAMP
= 8千赫， PUIA = 0
300赫兹到3400赫兹; F
SAMP
= 8千赫， PUIA = 1
0赫兹至f
SAMP
/2; f
SAMP
= 8千赫
300赫兹到3400赫兹; F
SAMP
= 8千赫
PGA = 0分贝
PGA = 0分贝
ADC输入信号电平： 1.0千赫， 0 dBm0的
DAC输入在空闲
ADC1输入信号电平： 1.0千赫， 0 dBm0的
ADC2输入的空闲。输入旁路放大器
包括在输入通道输入放大器
PGA = 0分贝
输入信号电平为AVDD和DVDD
销： 1.0千赫， 100 mV的P-P正弦波
输入旁路放大器
总谐波失真
PGA = 0分贝
互调失真
空闲信道噪声串扰
ADC到DAC
ADC对ADC的
直流偏移
电源抑制
群时延
4, 5
输入阻抗在PGA
2, 4, 6
数字增益TAP
增益设置最大
增益最小设定
增益分辨率
延迟
建立时间
–20
+20
位
s
s
过5个MSB设置
包括DAC延迟
点击增益变化，从-fs到+ FS ;包括
DAC的建立时间
–2–
第0版
AD73322L
参数
DAC规格
最大电压输出摆幅
2
单端
迪FF erential
标称电压输出摆幅（的0 dBm 0 ）
单端
迪FF erential
输出偏置电压
绝对增益
增益跟踪误差
信号（噪声+失真）时的0 dBm 0
PGA = 0分贝
总谐波失真时的0 dBm 0
PGA = 0分贝
互调失真
空闲信道噪声串扰
DAC到ADC的
A，Y版本
民
典型值
最大
单位
测试条件/评论
DAC卸载
1.578
–2.85
3.156
3.17
1.0954
–6.02
2.1909
0
1.2
–0.6
+0.75
±
0.1
78.5
–89
–77
–81
–73
–75
V P-P
DBM
V P-P
DBM
V P-P
DBM
V P-P
DBM
V
dB
dB
dB
dB
dB
dBm0
dB
PGA = 6分贝
最大输出= （ 1.578 / 1.2 ）
×
VREFCAP
PGA = 6分贝
最大输出= 2
×
([1.578/1.2]
×
VREFCAP ）
PGA = 6分贝
PGA = 6分贝
REFOUT卸载
1.0千赫， 0 dBm0的;卸载
1.0 kHz时， 3 dBm0的-50 dBm0的
请参考TPC 2 。
300赫兹到3400赫兹; F
SAMP
= 8千赫
300赫兹到3400赫兹; F
SAMP
= 8千赫
PGA = 0分贝
PGA = 0分贝
ADC输入信号电平： AGND ; DAC
输出信号电平： 1.0千赫， 0 dBm0的
输入旁路放大器
包括在输入通道输入放大器
DAC1输出信号电平： AGND ; DAC2
输出信号电平： 1.0千赫， 0 dBm0的
输入信号电平为AVDD和DVDD
销： 1.0千赫， 100 mV的P-P正弦波
内插器旁路
–1.75
72
DAC至DAC
电源抑制
群时延
4, 5
输出直流偏置
2, 7
最小负载电阻，R
L2, 8
单端
4
迪FF erential
最大负载电容，C
L2, 8
单端
迪FF erential
频率响应
（ ADC和DAC ）
9
典型输出
频率（归一FS ）
0
0.03125
0.0625
0.125
0.1875
0.25
0.3125
0.375
0.4375
> 0.5
–50
–74
–102
–65
25
50
+5
150
150
500
100
dB
dB
dB
s
s
mV
pF
pF
+60
0
–0.1
–0.25
–0.6
–1.4
–2.8
–4.5
–7.0
–9.5
< -12.5
dB
dB
dB
dB
dB
dB
dB
dB
dB
dB
第0版
–3–
AD73322L
参数
逻辑输入
V
INH
，输入高电压
V
INL
，输入低电压
I
IH
，输入电流
C
IN
，输入电容
逻辑输出
V
OH
，输出电压高
V
OL
，输出低电压
三态泄漏电流
电源
AVDD1 ， AVDD2
DVDD
I
DD10
民
A，Y版本
典型值
最大
DVDD
0.8
+10
10
DVDD
0.4
+10
3.3
3.3
单位
V
V
A
pF
V
V
A
V
V
见表一
|电流输出|
≤
100
A
|电流输出|
≤
100
A
测试条件/评论
DVDD - 0.8
0
–10
DVDD - 0.4
0
–10
2.7
2.7
笔记
1
工作温度范围为： A级，T
民
= -40 ° C，T
最大
= + 85°C ; Y级，T
民
= -40 ° C，T
最大
= +105°C.
2
测试条件： 0 dB增益输入的PGA组，输出的PGA设置了6分贝增益，在模拟输出端无负载（除非另有说明） 。
3
在输入到ADC的Σ-Δ调制器。
4
通过设计保证。
5
总的群延迟会受采样率和外部数字滤波。
6
ADC的输入阻抗成反比DMCLK和近似为： （3.3
×
10
11
） / DMCLK 。
7
之间VOUTP1和VOUTN1或VOUTP2和VOUTN2之间。
8
在VOUT输出。
9
ADC和DAC的频率响应测量输入的音频基准电平（产生-10 dBm0的输出电平的输入电平） ，与38分贝pream-
plifier旁路， 0 dB输入增益。
10
测试条件：在数字输入端无负载时，模拟输入交流耦合到地，在模拟输出端无负载。
特定网络阳离子如有更改，恕不另行通知。
表一，当前摘要（ AVDD = DVDD = 3.3V）
条件
ADC的只有上
DAC的只有上
ADC和DAC上
ADC和DAC
和输入放大器采用
ADC和DAC
和AGT在
所有部分在
REFCAP上只有
REFCAP和
REFOUT在只有
所有部分关闭
所有部分关闭
类似物
当前
3.4
8.8
11.6
13.8
13.2
17.2
0.65
2.56
0
0
A
数字
当前
6.3
6.5
7.0
7.0
7.0
7.0
0
0
1.25
12.5
A
总电流
（典型值）
9.7
15.3
18.6
20.8
20.2
24.2
0.67
2.57
1.25
12.7
A
总电流
（最大）
12
20
23
26
26
31
1.25
4.5
1.8
40
A
SE
1
1
1
1
1
1
0
0
0
0
MCLK
ON
评论
是的
是的
是的
是的
是的
是的
NO
NO
是的
NO
REFOUT残疾人
REFOUT残疾人
REFOUT残疾人
REFOUT残疾人
REFOUT残疾人
REFOUT残疾人
MCLK活性物质含量等于
0 V至DVDD
数字输入静态和平等
0 V或DVDD
上述值是在毫安和是典型的值，除非另有说明。
–4–
第0版
AD73322L
表II中。信号范围
3 V电源
5VEN = 0
VREFCAP
VREFOUT
ADC
DAC
1.2 V
±
10%
1.2 V
±
10%
1.578 V P-P
1.0954 V P-P
1.578 V P-P
3.156 V P-P
1.0954 V P-P
2.1909 V P-P
VREFOUT
最大输入范围在V
IN
标称参考电平
最大电压输出摆幅
单端
迪FF erential
标称电压输出摆幅
单端
迪FF erential
输出偏置电压
时序特性
参数
时钟信号
t
1
t
2
t
3
串行端口
t
4
t
5
t
6
t
7
t
8
t
9
t
10
t
11
t
12
t
13
（ AVDD = 3V 10 ％ ; DVDD = 3 V
另有说明）。
单位
10％ ; AGND = DGND = 0 V ;牛逼
A
= T
MLN
给T
最大
除非
在极限
T
A
= -40°C至+ 105
61
24.4
24.4
t
1
0.4
×
t
1
0.4
×
t
1
20
0
10
10
10
10
30
描述
见图1
MCLK周期
MCLK宽高
MCLK宽度低
参见图3和4
SCLK周期
SCLK宽高
SCLK宽度低
SDI / SDIFS设置SCLK前低
SDI / SDIFS保持SCLK后低
SDOFS延迟从SCLK高
SDOFS保持SCLK高后
SDO保持SCLK高后
SDO延迟从SCLK高
SCLK延迟从MCLK
ns（最小值）
ns（最小值）
ns（最小值）
ns（最小值）
ns（最小值）
ns（最小值）
ns（最小值）
ns（最小值）
ns（最大值）
ns（最小值）
ns（最小值）
ns（最大值）
ns（最大值）
特定网络阳离子如有更改，恕不另行通知。
第0版
–5–
QQ：2881677436 复制
