a
特点
低成本的集成解决方案
+ 5V操作
接受FSC时钟或晶体，或为4fsc时钟
复合视频和独立Y / C （ S-视频）输出
亮度和色度输出的时间校准
最少的外部元件：
无需外部滤波器或延迟线要求
板载DC钳表
要么接受HSYNC和VSYNC或CSYNC
锁相至外部副载波
驱动器75反向端接负载
逻辑可选择NTSC或PAL编码模式
紧凑的16引脚SOIC
应用
RGB转NTSC或PAL编码
产品说明
RGB转NTSC / PAL编码器
AD724
采用单+ 5V电源。无需外部延迟线或
过滤器是必需的。该AD724可断电时
未在使用。
该AD724接受FSC或4fsc的时钟。当一个时钟
不可用，低成本并行谐振晶体（ 3.58 MHz的
（ NTSC）或4.43兆赫（ PAL制式））和AD724的片上振荡器
器产生必要的副载波时钟。该AD724还
接受来自外部视频源的副载波时钟。
该接口向图形控制器很简单：一个片上逻辑
“ XNOR ”接受可用的垂直（ VSYNC ）和水平
河谷同步（HSYNC ）信号，并产生复合同步
（ CSYNC ）信号在芯片上。如果可用， AD724也将
接受标准CSYNC信号通过连接到VSYNC
逻辑HI和应用CSYNC到HSYNC引脚。该
AD724包含解码逻辑，以确定有效的水平同步
脉冲爆裂正确插入。
在U和V色度滤波器的延迟是由一个片上匹配
采样数据延迟线的Y信号路径。为了防止混叠
荷兰国际集团，预过滤器在5 MHz包括前面延迟线的和
一个后置滤波器在5 MHz延迟线之后被添加到抑制
谐波的输出。这些低通滤波器进行了优化
最小脉冲过冲。整体亮度延迟，相对
到色度，已被设计为被时间对齐的用于直接输入到
电视的基带。该AD724是在一个节省空间
SOIC和指定为0 ° C至+ 70 ° C商业级温
温度范围内。
该AD724是一个低成本RGB转NTSC / PAL编码器那
转换成红色，绿色和蓝色分量信号转换成其
相应亮度（基带振幅）和chromi-
南切（副载波的振幅和相位） ，根据信号
与NTSC或PAL标准。这两个输出也
组合以提供复合视频输出。可以全部三个输出
同时驱动75
,
反向端接电缆。所有的Logical
CAL输入为TTL ， 3 V和5 V CMOS兼容。该芯片
功能框图
相
探测器
XOSC
4FSC
SYNC
分离器
XNOR
CSYNC
4FSC
QUADRATURE
+4
解码器
FSC 90
°
FSC 0
°
CSYNC
时钟
AT 8FSC
±180°
（ PAL ONLY）
SC 90
°
/270
°
FSC
收费
泵
CSYNC
BURST
NTSC / PAL
SUB -
支架
FSC
4FSC
环
滤波器
4FSC
VCO
NTSC / PAL
HSYNC
VSYNC
红
DC
钳
Y
3-POLE
PRE- LP
滤波器
SAMPLED-
数据
延迟线
2-POLE
LP POST-
滤波器
NTSC / PAL
X2
亮度
产量
综合
产量
色度
产量
绿色
DC
钳
RGB到YUV
编码
矩阵
U
4-POLE
LPF
U
钳
均衡
调制器
X2
4-POLE
LPF
X2
蓝
DC
钳
V
4-POLE
LPF
BURST
V
钳
版本B
信息ADI公司提供的被认为是准确和
可靠的。但是，没有责任承担由Analog Devices其
使用，也不对第三方专利或其他权利的任何侵犯
这可能是由于它的使用。没有获发牌照以暗示或
否则，在ADI公司的任何专利或专利权。
一个技术的方式， P.O. 9106箱，诺伍德，MA 02062-9106 ， U.S.A.
联系电话： 781 / 329-4700
万维网网站： http://www.analog.com
传真： 781 / 326-8703
ADI公司， 1999
AD724–SPECIFICATIONS
参数
信号输入（ RIN ，杜松子酒， BIN ）
输入幅度
黑电平
1
输入阻抗
2
输入电容
（除非另有说明，V
S
= +5, T
A
= + 25℃ ，采用FSC同步时钟。所有负载
150
在IC引脚5％。输出在75反向端的负载进行测量。 ）
条件
满量程
0.8
RIN ，杜松子酒， BIN
CMOS逻辑电平
1
2
<1
<1
V
V
A
A
1
5
民
典型值
最大
714
单位
mV的P-P
V
M
pF
逻辑输入（ HSYNC ， VSYNC ， FIN ， ENCD ， STND ， SELECT）
逻辑LO输入电压
逻辑高电平输入电压
逻辑LO输入电流（ DC ）
逻辑高电平输入电流（ DC ）
视频输出
3
（亮度）
滚降@ 5 MHz的
增益误差
非线性
同步电平
DC黑电平
色度（ CRMA ）
带宽
色同步幅度
颜色信号，突发错误率
4
色同步宽度
相位误差
5
DC黑电平
色度穿心
复合器（COMP ）
绝对增益误差
微分增益
微分相位
DC黑电平
色度/亮度校准时间
电源
推荐的电源电压范围
静态电流，编码模式
6
静态电流省电
NTSC
PAL
–15
NTSC
PAL
243
–7
–6
–3
±
0.3
286
300
1.3
3.6
4.4
249
288
±
5
2.51
2.28
±
3
2.0
15
±
1
0.5
2.0
1.5
0
+15
329
dB
dB
%
%
mV
mV
V
兆赫
兆赫
mV的P-P
mV
%
s
s
度
V
mV的P-P
%
%
度
V
ns
V
mA
mA
NTSC
PAL
NTSC
PAL
NTSC
PAL
170
330
的R，G ，B = 0
相对于亮度
相对于色度
相对于色度
–5
40
5
单电源
+4.75
33
1
+5.25
42
笔记
1
R，G和B信号通过外部交流耦合电容输入。
2
除了DC在恢复期间（后沿钳位） 。
3
在75测量所有输出
反向端接负载;交流电压在IC输出引脚是那些在这里指定了两次。
4
色度幅值的比值，以突发幅度，从理想的差异。
5
理想的彩条阶段和实际值之间的差异。
6
驱动逻辑输入与VOH < 4 V将增加静态电源电流约为150
A
每个输入。
特定网络阳离子如有更改，恕不另行通知。
–2–
版本B
AD724
绝对最大额定值*
电源电压， APOS至AGND 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 +6 V
电源电压， DPOS至DGND 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 +6 V
AGND至DGND 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 -0.3 V至+0.3 V
输入。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 DGND - 0.3 V至DPOS + 0.3 V
内部功耗。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 800毫瓦
工作温度范围。 。 。 。 。 。 。 。 。 。 。 。 。 0 ° C至+ 70°C
存储温度范围。 。 。 。 。 。 。 。 。 。 。 。 。 -65 ° C至+ 125°C
铅温度范围（焊接30秒） 。 。 。 。 。 。 。 。 + 230℃
*注意，超出上述绝对最大额定值可能会导致perma-
新界东北损坏设备。这是一个压力只有额定值。的功能操作
器件在这些或以上的任何其他条件，在操作说明
本规范的部分，是不是暗示。暴露在绝对最大额定值
长时间条件下可能影响器件的可靠性。
热特性： 16引脚SOIC封装：
θ
JA
= 100∞C / W 。
引脚配置
16引脚宽体（ SOIC ）
(R-16)
STND
1
AGND
2
鳍
3
者
4
16
HSYNC
15
VSYNC
14
DPOS
AD724
13
DGND
顶视图
ENCD
5
（不按比例）
12
SELECT
凛
6
杜松子酒
7
箱子
8
11
亮度
10
COMP
9
CRMA
订购指南
模型
温包
范围
描述
包
选项
AD724JR
0 ° C至+ 70 ° C 16引脚SOIC
R-16
AD724JR - REEL 0 ° C至+ 70 ° C 16引脚SOIC
R-16
AD724JR - REEL7 0 ° C至+ 70 ° C 16引脚SOIC
R-16
AD724-EB
评估板
小心
ESD （静电放电）敏感器件。静电荷高达4000 V容易
积聚在人体和测试设备，可排出而不被发现。
虽然AD724具有专用ESD保护电路，可能永久的损坏
发生在受到高能静电放电设备。因此，适当的ESD
预防措施建议，以避免性能下降或功能丧失。
警告！
ESD敏感器件
版本B
–3–
AD724
引脚功能描述
针
1
助记符
STND
描述
逻辑高电平输入选择NTSC编码。
逻辑低电平输入选择PAL编码。
CMOS / TTL逻辑电平。
模拟地连接。
FSC时钟或并联谐振晶体，或为4fsc时钟输入。
对于NTSC ： 3.579 545 MHz或14.318 180兆赫。
对于PAL ： 4.433 619 MHz或17.734 480兆赫。
CMOS / TTL逻辑电平为副载波时钟。
模拟正电源（+ 5V
±
5%).
逻辑高电平输入使能编码功能。
逻辑低电平输入功率降低芯片在不使用时。
CMOS / TTL逻辑电平。
红色分量视频输入。
0至714 mV的交流耦合。
绿色分量视频输入。
0至714 mV的交流耦合。
蓝分量视频输入。
0至714 mV的交流耦合。
色度输出。 *
约1.8伏的峰 - 峰值为NTSC和PAL两种。
复合视频输出。 *
约2.5伏的峰 - 峰值为NTSC和PAL两种。
亮度加上同步输出。 *
接近2V峰 - 峰值为NTSC和PAL两种。
逻辑低电平输入选择FSC操作模式。
逻辑高电平输入选择4fsc的操作模式。
CMOS / TTL逻辑电平。
数字地连接。
数字正电源（+ 5V
±
5%).
垂直同步信号（如果使用外部CSYNC设置为> +2 V） 。 CMOS / TTL逻辑电平。
水平同步信号（或CSYNC信号） 。 CMOS / TTL逻辑电平。
等效电路
电路A
2
3
AGND
鳍
电路B
4
5
者
ENCD
电路A
6
7
8
9
10
11
12
凛
杜松子酒
箱子
CRMA
COMP
亮度
SELECT
电路C
电路C
电路C
用回路D
用回路D
用回路D
电路A
13
14
15
16
DGND
DPOS
VSYNC
HSYNC
电路A
电路A
*的亮度，色度和复合输出是在两次正常水平，用于驱动75
反向端接线路。
DPOS
DPOS
1
5
12
15
16
DGND
6
7
8
DGND
V
钳
电路A
DPOS
电路C
者
DPOS
3
9
10
DGND
V
BIAS
11
AGND
DGND
电路B
等效电路
用回路D
–4–
版本B
QQ：2881677436 复制
