添加收藏夹  设为首页  深圳服务热线：13692101218  13751165337
Pdf资料  |  热门库存  |  IC详细资料  |  网站地图
IC供应 PDF资料 非IC供应
51电子网联系电话：13692101218
首页
供应信息
求购信息
非IC专区
技术资料
电子资讯
招聘中心
会展信息 51旺铺 会员中心
位置：首页 > IC型号导航 > 首字符A型号页 > 首字符A的型号第1037页 > AD6657A
数据表
特点
11位， 200 MSPS每信道的输出数据速率
集成噪声整形再量化器
与NSR性能启用
SNR ： 76.0 dBFS的40 MHz频段为70 MHz的185 MSPS
SNR ： 73.6 dBFS的60 MHz频段为70 MHz的185 MSPS
SNR ： 72.8 dBFS的65 MHz频段为70 MHz的185 MSPS
与NSR性能禁用
SNR ： 66.5 dBFS的70兆赫在185 MSPS
SFDR ： 88 dBc的70兆赫在185 MSPS
低功耗： 1.2瓦， 185 MSPS
1.8 V模拟电源供电
1.8 V LVDS （ ANSI -644电平）输出
1至8整数时钟分频器
内部ADC参考电压
1.75 V峰峰值模拟输入范围（可编程至2.0 V峰峰值）
差分模拟输入， 800 MHz带宽
95分贝通道隔离/串扰
串口控制
用户可配置的内置自测试（BIST ）功能
节能省电模式
AVDD
四通道中频接收机
AD6657A
功能框图
AGND
DRVDD
DRGND
AD6657A
VIN + A
VIN -A
VCMA
VIN + B
VIN -B
VCMB
VIN + C
VIN -C
VCMC
VIN + D
VIN -D
VCMD
模式
参考
时钟
分频器
串行端口
SYNC
PDWN
09684-001
管道
ADC
14
噪声整形
再量化器
11
DCO -AB
DO ± AB
数据多路复用器
与LVDS驱动器
端口A
D10±AB
管道
ADC
14
噪声整形
再量化器
11
管道
ADC
14
噪声整形
再量化器
11
DCO -CD
DO ± CD
端口B
管道
ADC
14
噪声整形
再量化器
11
D10±CD
SCLK
SDIO
CSB
CLK + CLK-
图1 。
应用
通讯
分集无线电和智能天线（ MIMO）系统
多模式数字接收机（ 3G ）
WCDMA ，LTE， CDMA2000
WiMAX和TD- SCDMA
I / Q解调系统
通用软件无线电
概述
该
AD6657A
是一个11位， 200 MSPS ，四通道中间
频（IF ）接收器，具体地设计为支持多
天线系统在电信应用中的高
动态范围性能，低功耗和小尺寸是期望的。
该器件包含四个高性能ADC和NSR
数字模块。每个ADC包含多级，差分
流水线架构，并集成了输出纠错
逻辑。该ADC具有宽带宽开关电容
内的差分流水线的第一级采样网络。
集成基准电压源可简化设计。一
占空比稳定器（ DCS）用来补偿变化的
ADC时钟占空比，使转换器保持
优异的性能。
每个ADC的输出内部连接到NSR模块。该
集成NSR电路能够提高信噪比（SNR）
在一个较小的频带的奈奎斯特带宽内。该
设备支持两种不同的输出模式通过所述可选择的
外部MODE引脚或串行端口接口（SPI） 。
有NSR功能启用时，所述ADC的输出是
处理，使得
AD6657A
支持增强的SNR per-
奈奎斯特带宽内的有限部分formance
同时保持一个11位的输出分辨率。对NSR模块
可以被编程，以提供任一22 ％的带宽，33％，
或采样时钟的36％。例如，对于一个采样时钟
185 MSPS速率，
AD6657A
可以实现高达76.0 dBFS的
信噪比为在22％模式40MHz的带宽，高达73.6 dBFS的
信噪比为在33 ％模式60MHz的带宽，或高达72.8 dBFS的
信噪比为在36％模式65 MHz的带宽。
（ GENERAL
说明继续第3页）
第0版
信息ADI公司提供的被认为是准确和可靠。然而，没有
责任承担ADI公司供其使用，也为专利或其他任何侵权行为
第三方可能导致其使用的权利。规格如有变更，恕不另行通知。没有
获发牌照以暗示或其他方式ADI公司的任何专利或专利权。
商标和注册商标均为其各自所有者的财产。
一个技术的方式， P.O. 9106箱，诺伍德，MA 02062-9106 ， U.S.A.
联系电话： 781.329.4700
www.analog.com
传真： 781.461.3113
2011 ADI公司保留所有权利。
AD6657A
目录
特点................................................. ............................................. 1
应用................................................. ...................................... 1
功能框图............................................... ............... 1
概述................................................ ......................... 1
修订历史................................................ ............................... 2
产品亮点................................................ ........................... 3
规格................................................. .................................... 4
直流规范................................................ ......................... 4
交流规范................................................ .......................... 5
数规格................................................ ................... 7
开关规格................................................ .............. 9
时序规格................................................ ................ 10
绝对最大额定值............................................... ...... 11
热特性................................................ ............ 11
ESD注意事项................................................ ................................ 11
引脚配置和功能描述........................... 12
典型性能特征........................................... 14
等效电路................................................ ......................... 18
工作原理............................................... ....................... 19
ADC体系结构................................................ ...................... 19
模拟输入注意事项............................................... ..... 19
时钟输入注意事项............................................... ....... 21
功耗和待机模式..................................... 23
数据表
通道/芯片同步.............................................. .. 23
数字输出................................................ ........................... 24
定时................................................. ........................................ 24
噪声整形再量化器............................................... ............ 25
22 ％ BW模式（ >40兆赫在184.32 MSPS ） ........................... 25
33 ％ BW模式（ >60兆赫在184.32 MSPS ） ........................... 26
36 ％ BW模式（ >65兆赫在184.32 MSPS ） ........................... 27
MODE引脚................................................ ................................... 27
内置自测试（ BIST ）和输出测试................................... 28
BIST ................................................. ............................................. 28
输出测试模式............................................... ...................... 28
串行端口接口（ SPI ） ............................................ .................. 29
配置使用SPI .............................................. ....... 29
硬件接口................................................ ..................... 29
内存映射................................................ .................................. 30
读存储器映射寄存器表............................... 30
存储器映射寄存器表.............................................. ....... 31
存储器映射寄存器说明........................................ 33
应用信息................................................ .............. 35
设计指南................................................ ...................... 35
包装及订购信息......................................... 36
外形尺寸................................................ ................... 36
订购指南................................................ .......................... 36
修订历史
10月11日 - 修订版0 ：初始版
第0版|第36 2
数据表
有NSR块被禁用时，ADC数据被直接提供给
输出为11位分辨率。该
AD6657A
可以实现
高达66.5 dBFS的SNR为整个奈奎斯特带宽时，
在此模式下操作。这允许
AD6657A
在要使用
电信应用，例如数字预失真
在那里更宽的带宽用于观测路径。
数字信号处理后，复用的输出数据是
路由到两个11位输出端口，使得最大
数字数据速率（DDR ）为400 Mbps的。这些输出设置为
1.8 V LVDS和支持ANSI -644电平。
该
AD6657A
接收数字化广泛的IF频率范围。
每个接收器被设计用于同时接收一个单独的
天线。该IF采样架构大大降低了组件
与传统的模拟技术相比，成本和复杂性
以下集成数字的方法。
灵活的省电选项可显著降低功耗。
编程器设置和控制完成
采用3线SPI兼容串行接口与众多
模式，支持板级系统测试。
该
AD6657A
可在采用无铅，符合RoHS标准，
144 -球为10毫米× 10毫米芯片规模封装的球栅阵列
AD6657A
（ CSP_BGA ） ，规定工作在工业温度
范围为-40 ° C至+ 85°C 。
产品亮点
1.
四个模拟至数字转换器（ADC ）被包含在
小，节省空间为10毫米× 10毫米× 1.4毫米， 144球
CSP_BGA封装。
引脚可选的噪声整形再量化器（ NSR ）函数
其允许改进的信噪比降低的带宽内
高达65 MHz的185 MSPS 。
配置用于低成本的LVDS数字输出接口
FPGA系列。
每个ADC内核的功耗230毫瓦。
操作从1.8 V单电源。
标准的SPI ，支持各种产品特性和
功能，如数据格式化（偏移二进制或二进制补码
补体） ， NSR ，掉电模式，测试模式和电压
参考模式。
片上整数1到8个输入时钟分频器和多芯片
同步功能，支持多种时钟方案的
和多通道子系统。
2.
3.
4.
5.
6.
7.
第0版|第36 3
AD6657A
特定网络阳离子
DC特定网络阳离子
数据表
AVDD = 1.8 V ， DRVDD = 1.8 V，F
S
= 185 MSPS ， 1.75 V pp差分输入， VIN = -1.0 dBFS的差分输入和默认SPI ，除非
另有说明。
表1中。
参数
决议
准确性
无失码
偏移误差
增益误差
微分非线性（ DNL ）
1
积分非线性（ INL ）
1
配合特性
偏移误差
增益误差
温度漂移
偏移误差
增益误差
模拟量输入
输入范围
输入共模电压
输入电阻（差分）
输入电容
2
电源
电源电压
AVDD
DRVDD
电源电流
I
AVDD
1
I
DRVDD
1
（ 1.8 V LVDS ）
耗电量
正弦波输入
1
待机功耗
3
掉电电源
1
2
温度
满
满
满
满
满
满
满
满
满
满
满
满
满
满
民
11
典型值
最大
单位
位
0.9
+4
0.4
0.55
5
0
保证
+0.1
+11
±0.1
±0.17
+3
+2.1
2
40
+0.9
+18
+0.4
+0.55
+11
+8
mV
％ FSR
最低位
最低位
mV
％ FSR
PPM /°C的
PPM /°C的
1.4
1.75
0.95
20
5
2.0
V P-P
V
kΩ
pF
满
满
满
满
满
满
满
1.7
1.7
1.8
1.8
466
170
1145
129
3.8
1.9
1.9
510
183
1247
10
V
V
mA
mA
mW
mW
mW
衡量一个10 MHz时， 0 dBFS的正弦波，具有100 Ω终端上的每个LVDS输出对。
输入电容指一个差分输入引脚与AGND之间的有效电容。
3
待机功率是衡量一个DC输入和CLKX引脚无效（设置为AVDD或AGND ） 。
第0版|第36 4
数据表
AC规格
AD6657A
AVDD = 1.8 V ， DRVDD = 1.8 V，F
S
= 185 MSPS ， 1.75 V pp差分输入， VIN = -1.0 dBFS的差分输入和默认SPI ，除非
另有说明。
表2中。
参数
1
信号 - 噪声比（SNR）， -NSR禁用
f
IN
= 10 MHz的
f
IN
= 50 MHz的
f
IN
± 70兆赫
f
IN
= 170兆赫
f
IN
= 250兆赫
信号 - 噪声比（SNR）， -NSR ENABLED
22 ％ BW模式
f
IN
= 10 MHz的
f
IN
= 50 MHz的
f
IN
± 70兆赫
f
IN
= 170兆赫
f
IN
= 250兆赫
33 ％ BW模式
f
IN
= 10 MHz的
f
IN
= 50 MHz的
f
IN
± 70兆赫
f
IN
= 170兆赫
f
IN
= 230兆赫
36 ％ BW模式
f
IN
= 10 MHz的
f
IN
= 50 MHz的
f
IN
± 70兆赫
f
IN
= 170兆赫
f
IN
= 250兆赫
信号与噪声和失真比（SINAD ）
f
IN
= 10 MHz的
f
IN
= 50 MHz的
f
IN
± 70兆赫
f
IN
= 170兆赫
f
IN
= 250兆赫
有效位数（ ENOB ）
f
IN
= 10 MHz的
f
IN
= 50 MHz的
f
IN
± 70兆赫
f
IN
= 170兆赫
f
IN
= 250兆赫
温度
25°C
25°C
25°C
25°C
满
25°C
民
典型值
66.6
66.5
66.5
66.3
65.6
65.9
最大
单位
dBFS的
dBFS的
dBFS的
dBFS的
dBFS的
dBFS的
25°C
25°C
25°C
25°C
满
25°C
25°C
25°C
25°C
25°C
满
25°C
25°C
25°C
25°C
25°C
满
25°C
25°C
25°C
25°C
25°C
满
25°C
25°C
25°C
25°C
25°C
25°C
76.0
75.7
75.7
74.3
72.9
72.8
73.6
73.6
73.3
72.5
71.3
71.2
72.8
72.6
72.6
71.8
70.7
70.8
65.5
65.5
65.5
65.3
64.6
64.8
10.6
10.6
10.6
10.6
10.5
dBFS的
dBFS的
dBFS的
dBFS的
dBFS的
dBFS的
dBFS的
dBFS的
dBFS的
dBFS的
dBFS的
dBFS的
dBFS的
dBFS的
dBFS的
dBFS的
dBFS的
dBFS的
dBFS的
dBFS的
dBFS的
dBFS的
dBFS的
dBFS的
位
位
位
位
位
第0版|第36 5
电路笔记
从实验室参考电路电路设计和
测试快捷，简便的系统集成，以帮助解决当今
模拟，混合信号和RF设计挑战。欲了解更多
信息和/或支持，请访问：
www.analog.com/CN0259.
设备连接/参考
AD6657A
ADL5565
四通道中频接收机， 200 MSPS采样率
6.0 GHz的超高动态范围
差分放大器
CN-0259
高性能65 MHz带宽四通道中频接收机具有抗混叠滤波器
和184.32 MSPS采样速率
评估和设计支持
设计和集成文件
原理图，布局文件，物料清单
电路功能与优势
的电路中，如图1所示，是一个65 MHz的带宽接收器
基于所述前端
ADL5565
超高动态范围
差分放大器驱动器和11位， 200 MSPS
AD6657A
四中频接收机。
四阶巴特沃斯抗混叠滤波器是基于优化
对放大器的性能和接口要求
和中频接收机。由于该滤波器网络的总的插入损耗
等电阻元件是仅为2.0分贝。整个电路
的带宽为65兆赫，具有低通滤波器具有一
190 MHz的1 dB带宽为210 MHz的3 dB带宽。
通带平坦度为1dB 。
该电路被优化，以处理一个65 MHz带宽的IF信号
中心在140MHz的带的184.32 MSPS的采样速率。该
SNR和SFDR测量跨越140 MHz模拟输入
在65 MHz频段的70.1 dBFS的和80.9 dBc的分别。
2.0分贝损失
0.1分贝损失
类似物
输入
+4.9dBm
在10MHz
6dB的增益，
1.875分贝损失
0.125分贝损失
+1.8V
R
KB
15
110
R
TADC
VCM
滤波器
XFMR
1:1 Z
ECT 1-1-13M
+3.3V
0.1F
40
VIP2
5
VIP1
Z
I
= 200
VIN1
0.1F
5
VIN2
R
A
20
249
0.1F
72nH
110nH
R
KB
15
R
A
20
0.1F
72nH
110nH
AD6657A
11-BIT
200MSPS
中频接收机
R
ADC
2.4k
2.2pF
国内
输入阻抗功能
输入
Z = 50
ADL5565
G = 6分贝
7.5pF
0.1F
1.5pF
110
R
TADC
总增益= 3.9分贝
40
50
209
图1.四中频接收机前端的单通道（原理示意图：所有连接和去耦未显示）
收益，损失和信号电平在10 MHz的测量值
版本B
从ADI公司的实验室电路电路的设计和ADI公司建
工程师。标准的工程实践中已采用的设计和施工
每个电路，其功能和性能进行了测试和验证在实验室环境
室温。但是，你是全权负责测试电路，并确定其
适宜性和适用性的使用和应用。因此，在任何情况下， ADI公司
对于直接的，间接的，特殊的，附带的，后果性的或惩罚性赔偿责任因任何原因引起的
任何连接到使用任何电路从实验室电路。 （下转最后一页）
一个技术的方式， P.O. 9106箱，诺伍德，MA 02062-9106 ， U.S.A.
联系电话： 781.329.4700
www.analog.com
传真： 781.461.3113
2012 ADI公司保留所有权利。
10443-001
FS 1.75V P-P DIFF
CN-0259
电路描述
在图1所示的电路接收单端输入
并将其转换使用宽的带宽差分（3 GHz）的
M / A - COM ECT1-1-13M 1 ： 1的变压器。该
ADL5565
6.0 GHz的
差分放大器具有200 Ω的差分输入阻抗
当以6 dB的增益工作， 100 Ω在运行时
当在15.5 dB的增益工作12分贝， 67 Ω增益。
该
ADL5565
是一种理想的驱动程序
AD6657A,
和完全
通过低通滤波器，进入差动架构
ADC提供良好的高频共模抑制，
以及最小化的二阶失真产物。该
ADL5565
提供6 dB ，12个分贝， 15.5分贝增益取决于
所输入的连接。在该电路中，使用了6dB的增益
以补偿滤波器网络的插入损耗和
变压器（约为2.1 dB为单位） ，提供了一个整体
4.0 dB的信号增益。增益还有助于减少噪音
来自放大器的影响。
该
AD6657A
是一款四通道中频接收机，每个ADC输出
内部连接到数字噪声整形再量化器（ NSR ）
块。集成NSR电路能够提高信噪比
在一个较小的频带的奈奎斯特内表现
带宽。
可以对NSR模块进行编程，以提供一个带宽
或者22 ％，33％ ，或采样率的36％。对于所采取的数据
在本电路笔记，采样速率为184.32 MSPS的，并且
以下NSR设置适用于：
NSR带宽= 36 ％
调谐字（ TW ） = 12
左带边= 11.06兆赫（输入= 173.26兆赫）
中心频率= 44.24 MHz的（输入= 140.08兆赫）
右带边= 77.41兆赫（输入= 106.91兆赫）
电路笔记
的差分输入阻抗
AD6657A
is
约2.4 kΩ的与2.2 pF的平行。真正的和
虚部是输入频率的函数
这种类型的开关电容输入的ADC ;该分析可
在发现
应用笔记AN- 742 。
第四阶巴特沃斯滤波器的设计采用了一个源
阻抗为50 Ω ， 209 Ω的负载阻抗，以及3dB的
带宽190 MHz的。用于过滤器的最终电路值是
如图3所示，从过滤器程序所产生的值
示于图2中选择用于过滤器被动的值
成分为最接近的标准值，以将这些生成的
通过该程序。 ADC的内部2.2 pF的电容是
用作在滤波器设计的最终分流电容。一个小
额外的并联电容量（1.5 pF）的溶液中加入到
最后的并联电容ADC输入端，以帮助减少踢
从ADC输入采样网络背面的充电电流
和优化的滤波器性能。
看到这种设计，获得了最佳的性能
有时是一个迭代过程。过滤程序设计
值相当接近最终值，但由于一些板
寄生效应，该滤波器的最终值分别为稍有不同。
图3示出了用于该滤波器的最终设计值。
25
110nH
82nH
25
110nH
82nH
图2.过滤器程序为四阶差分初步设计
北海与z滤波器
S
= 50 , Z
L
= 209 , F
C
= 190兆赫
25
72nH
110nH
NSR的块的操作的细节可以在被发现
AD6657A
数据表。
抗混叠滤波器是一个四阶巴特沃斯低通
过滤器的设计与标准滤波器设计程序（安捷伦ADS
在这种情况下） 。巴特沃斯滤波器的选择，因为它的平
反应。第四阶滤波器产生的交流噪声带宽
比1.03 。其它滤波器设计程序可从
Nuhertz技术还是相当通用电路仿真器
（ Qucs ）仿真。
为了达到最佳性能，加载
ADL5565
用网
至少为200 Ω差分负载。 20Ω串联电阻
隔离放大器的输出端的滤波电容，并且
当与下游阻抗增加，产生的净负荷
阻抗249 Ω 。
15 Ω串联电阻与ADC输入隔离内部
切换来自滤波器和放大器的瞬变。 110 Ω
在与ADC并联电阻用来减小输入
ADC的阻抗为更可预测的性能。
25
72nH
110nH
对于四阶差分巴特沃斯滤波器图3.最终设计值
以Z
S
= 50 , Z
L
= 209 , F
C
= 190兆赫
该系统的测量的性能总结于
表1中，其中3分贝带宽是210兆赫。总
网络的插入损耗约为2分贝。该
最终的滤波器电路的带宽响应示于
图4中，和信噪比，在图5中的SFDR性能。
版本B |第5 2
10443-003
7.5pF
3.7pF
209
10443-002
6.0pF
2.2pF
209
电路笔记
电路表1.实测性能
性能规格在1.75 V P-P FS
截止频率（ -1分贝）
截止频率（ -3 dB）的
通带平坦度（ 10兆赫至190兆赫）
SNRFS在140兆赫
SFDR在140兆赫
H2 / H3在140兆赫
在10MHz整体增益
输入驱动器在10 MHz
最终结果
190兆赫
210兆赫
1分贝
70.1 dBFS的
80.9 dBc的
97.7 dBc的/ 80.9 dBc的
3.9dB
4.9 dBm的
CN-0259
滤波器和接口设计程序
在本节中，一个普通的方法的设计
放大器/ ADC接口带过滤器呈现。为了实现
最佳性能（带宽，信噪比，SFDR等），有
通过放置在普通线路上的某些设计限制
放大器和ADC ，如：
1.
2.
该放大器应该看到推荐的正确直流负载
由数据表以获得最佳性能。
必须使用串联电阻的正确量
放大器和由滤波器产生的负载之间。
这是为了防止在通带内不期望的尖峰。
输入到ADC应该由外部来减小
并联电阻器，并且正确的串联电阻应
用于分离从所述过滤器的ADC。该系列电阻器
也降低了峰值。
0
–5
–10
3.
幅度（ dBFS的）
–15
–20
–25
–30
–35
10443-004
这种设计方法将趋向于最小的插入损耗
该过滤器通过利用相对高的输入阻抗的优点
的最高速ADC和相对较低的阻抗
的驱动源。
在设计过程的详细信息可以在找到
CN-0227
电路笔记和
CN-0238
电路笔记。
电路优化技术和权衡
–40
10
100
模拟输入频率（MHz）
1000
图4.通带平坦度性能与输入频率
在这个接口电路的参数是非常互动的;
因此，几乎不可能以优化电路的所有
关键规格（带宽，带宽平坦度， SNR ， SFDR ，
增益等）。然而，峰化，这通常发生在
带宽响应，可以通过改变R被最小化
A
和R
KB
.
选择在ADC输入端的串联电阻（R
KB
） ，以尽量减少
引起的任何残留电荷注入从失真
在ADC内部的采样电容。增加此
电阻也趋于降低带宽峰值。
但是，对R
KB
增加信号衰减，并且
放大器必须驱动更大的信号以填充ADC的输入范围。
用于优化通带平坦度的另一方法是改变
滤波器并联电容器由少量。
85
SNR （ dBFS的）和SFDR （ DBC）
80
SFDR （ DBC）
75
SNR （ dBFS的）
70
65
112.5
107.5
117.5
122.5
127.5
132.5
137.5
142.5
147.5
152.5
157.5
162.5
167.5
172.5
ADC输入端接电阻（ 2R
TADC
）一般应
进行选择，以使之间的净ADC输入阻抗
200 Ω和400 Ω 。使其减少降低的效果
ADC的输入电容，并且可以稳定该滤波器的设计，但
增加了电路的插入损耗。保值增值
也将降低峰值。
10443-005
模拟输入频率（MHz）
图5. SNR / SFDR性能与输入频率
平衡这些权衡可能有些困难。在这
设计中，每个参数被赋予相等的权重;因此，该
选择的值代表的界面性能
对于所有的设计特性。在一些设计中，不同
值可被选择以优化SFDR ，SNR或输入驱动器
电平，这取决于系统的要求。
版本B |第5 3
CN-0259
在本设计中的SFDR性能是由两个确定
因素：放大器和ADC接口元件值，
如示于图1的最后的SFDR性能数字
在表1所示的和图5分别优化后得到
过滤器的设计考虑到了电路板寄生和非理想
在滤波器设计中使用的组件。
另一种折衷，可以在该特定的设计作出是
ADC的满量程设置。满量程ADC差分输入
电压设置为1.75 V pp的用于与该设计获得的数据，
从而优化SFDR 。更改满量程输入范围
2.0 V峰峰值产生的SNR小的改进，但略有下降
的SFDR性能。在不断变化的满量程输入范围
相反的方向上1.5 V pp的产生小的改善
在SFDR但略有降低SNR性能。
另外，在该设计中，信号被交流耦合与0.1μF的
电容到方框之间的共模电压的
放大器，其端接电阻和ADC输入。参考
对
AD6657A
关于数据手册了解更多详细信息
共模电压。
电路笔记
电路评估与测试
这个电路使用
EVAL-CN0259-HSCZ
电路板和
该
HSC -ADC- EVALCZ
基于FPGA的数据采集板。该
两块板具有配合高速连接器，考虑了
快速安装和电路性能的评价。该
EVAL-CN0259-HSCZ
板包含评为电路
本说明中描述，而
HSC -ADC- EVALCZ
数据采集
主板采用的是与视觉模拟相结合的评价
软件，以及SPI控制器软件来适当地
控制ADC和捕获数据。见
CN0259设计
支持
对于包的原理图，BOM和布局文件
该
EVAL-CN0259-HSCZ
板。
应用笔记AN- 835
包含如何设置硬件完整的详细信息和
软件运行在本电路笔记所述的测试。
了解更多
CN - 0259设计支持包：
http://www.analog.com/CN0259-DesignSupport
UG - 232 ：评估AD6642 / AD6657模数转换器
转换器
亚历克斯Arrants ，布拉德·布兰农和罗布·里德， AN- 835
应用指南：了解高速ADC测试
和评估， ADI公司。
Ardizzoni ，约翰。
实用指南高速印刷Circuit-
电路板布局，
模拟对话39-09 ， 2005年9月。
MT- 031教程，
接地数据转换器及解决
神秘“ AGND ”和“ DGND ”的，
ADI公司。
MT- 101教程，
去耦技术，
ADI公司。
安捷伦科技先进设计系统。
里德，抢，
开关电容的频域响应
ADC的，
AN- 742应用笔记， ADI公司。
里德，抢，
实现CM融合放大器和模数转换器之间，
电子设计， 2010年7月。
里德，抢，
矿用这些高速ADC布局掘金
设计金奖，
电子设计， 2011年9月15日。
非常见问题：
高速的注意事项
转换器PCB设计，第1部分：电源和地平面，
设计新闻， 2010年11月。
非常见问题：
高速的注意事项
转换器PCB设计，第2部分：使用电源和接地
飞机到您的优势，
设计新闻， 2011年2月
非常见问题：
高速的注意事项
转换器PCB设计，第3部分： E-垫低下来，
设计
新闻， 2011年6月
无源元件和印刷电路板寄生
注意事项
这个或任何高速电路的性能是高度
依赖于适当的PCB布局。这包括，但不限于
于电源旁路，受控阻抗线路（如
需要），元件布局，信号布线以及电源和
地平面。见
MT-031
和
MT-101
教程更多
关于高速ADC的PCB布局的详细信息
和放大器。
使用低寄生表面贴装电容，电感和
电阻的无源元件，在过滤器。电感器
选上的是从使用Coilcraft 0603CS系列。表面贴装
在过滤器中使用的电容是5 ％ ， C0G ， 0402型稳定
和准确度。
参见CN- 0259设计支持包（ www.analog.com/
CN0259-DesignSupport)
有关完整的文档
系统。
常见变化
对于需要较小的带宽和更低的功率应用中，
该
ADL5562
差分放大器可以被使用。该
ADL5562
具有3.3千兆赫的带宽。对于更低的功耗和带宽，
该
ADA4950-1
也可以使用。此装置有一个1千兆赫
带宽和只使用10 mA电流。
数据手册和评估板
CN - 0259电路评估板（ EVAL - CN0259 - HSCZ ）
标准的数据采集平台（ HSC -ADC- EVALCZ ）
AD6657A数据表
ADL5565数据表
AD6657A评估板（ AD6657AEBZ ）
版本B |第5 4
电路笔记
修订历史
8月12日 - 修订版。 A到版本B
切换到来自实验室的描述头电路................ 1
2/12 -REV 。 0到版本A
图1 ..............................................变化............................. 1
改动电路描述部分和图3 .................. 2
改动电路评估与考试组........................... 4
1月12日，修改过程0 ：初始版
CN-0259
（从第一页）实验室电路电路仅用于与ADI的产品使用，并且ADI公司或者其授权的知识产权。当你
可以使用来自于您的产品的设计实验室电路的电路，没有其他获发牌照以暗示或其他任何专利或其他知识产权所
应用程序或使用实验室电路的电路。信息ADI公司提供的被认为是准确和可靠。然而，从实验电路的电路被提供
"as is"并没有任何形式的明示，暗示或法定，包括但不限于适销性或适用性的任何暗示的保证为特定
目的和承担任何责任由Analog Devices供其使用，也不对第三方专利或其他权利的任何侵犯，可能导致从他们的使用它。 ADI公司
保留更改from the Lab实验室电路的任何电路在任何时候，恕不另行通知的权利，但没有义务这样做。
2012 ADI公司保留所有权利。商标
注册商标均为其各自所有者的财产。
CN10443-0-8/12(B)
版本B |第5 5
查看更多AD6657APDF信息
推荐型号
AT71200MCRHRE
A43L8316V
AM6T-2409S
A54SX16P-3PQG208
A-DF25AA-WP-R
ACS00HMSR
Am29LV004B-90RFI
AT28HC256LE-90DC
AM91L14BPC
AD8661
ADS1675IPAG
AGX-11/2
AM42-0040_1
AD7887ARM-REEL
AT29C010A-70PI
ADP151AUJZ-1.5-R7
A8283
AK4321024S
ATF-10100
ASM3P2579AF-08ST
供货商
型号
厂家
批号
数量
封装
单价/备注
操作
    深圳市壹芯创科技有限公司
    QQ： 点击这里给我发消息 QQ：2880707522 复制 点击这里给我发消息 QQ：2369405325 复制

    电话：0755-82780082
    联系人：杨小姐
    地址：深圳市福田区振兴路156号上步工业区405栋3层

    AD6657A
    -
    -
    -
    -
    终端采购配单精选

更多配单专家
查询更多AD6657A供应信息
深圳市碧威特网络技术有限公司
 复制成功！