【双中频接收机AD6642特点11位， 200 MSPS每信道的输出数据速率集成噪声整形再量化器（ N】,IC型号AD6642BBCZ,AD6642BBCZ PDF资料,AD6642BBCZ经销商,ic,电子元器件-51电子网

双中频接收机

AD6642

特点

11位， 200 MSPS每信道的输出数据速率

集成噪声整形再量化器（ NSR ）

与NSR性能启用

SNR ： 75.5 dBFS的40 MHz频段为70 MHz的@ 185 MSPS

SNR ： 73.7 dBFS的60 MHz频段为70 MHz的@ 185 MSPS

与NSR性能禁用

SNR ： 66.5 dBFS的70兆赫@ 185 MSPS

SFDR ： 83 dBc的70兆赫@ 185 MSPS

低功耗： 0.62瓦@ 185 MSPS

1.8 V模拟电源供电

1.8 V LVDS （ ANSI -644电平）输出

1至8整数时钟分频器

内部ADC参考电压

1.75 V峰峰值模拟输入范围（可编程至2.0 V峰峰值）

差分模拟输入， 800 MHz带宽

95分贝通道隔离/串扰

串口控制

用户可配置的内建自测试（ BIST ）功能

节能省电模式

功能框图

AVDD

AGND

DRVDD

DRGND

AD6642

VIN + A

VIN -A

VCMA

VIN + B

VIN -B

VCMB

参考

时钟

分频器

串行端口

管道

ADC

噪声整形

再量化器

管道

ADC

噪声整形

再量化器

数据多路复用器

与LVDS驱动器

DC0±AB

D0±AB

D10±AB

模式

SYNC

PDWN

08563-001

SCLK

SDIO

CSB

CLK + CLK-

图1 。

产品亮点

两个ADC都包含在一个小，节省空间，

10毫米× 10毫米× 1.4毫米， 144球CSP_BGA封装。

引脚可选的噪声整形再量化器（ NSR ）函数

其允许改进的信噪比降低的带宽内

高达60 MHz的185 MSPS。

配置用于低成本的LVDS数字输出接口

FPGA系列。

每个ADC内核的功耗120毫瓦。

操作从1.8 V单电源。

标准串行端口接口（ SPI ）支持各种

产品特性和功能，例如：数据格式化

（偏移二进制或二进制补码）， NSR ，掉电，

测试模式以及基准电压模式。

片上整数1到8个输入时钟分频器和多芯片

同步功能，支持多种时钟方案的

和多通道子系统。

应用

通讯

分集无线电和智能天线（ MIMO）系统

多模式数字接收机（ 3G ）

WCDMA ，LTE， CDMA2000

WiMAX和TD- SCDMA

I / Q解调系统

通用软件无线电

第0版

信息ADI公司提供的被认为是准确和可靠。然而，没有

责任承担ADI公司供其使用，也为专利或其他任何侵权行为

第三方可能导致其使用的权利。规格如有变更，恕不另行通知。没有

获发牌照以暗示或其他方式ADI公司的任何专利或专利权。

商标和注册商标均为其各自所有者的财产。

一个技术的方式， P.O. 9106箱，诺伍德，MA 02062-9106 ， U.S.A.

联系电话： 781.329.4700

www.analog.com

传真： 781.461.3113

AD6642

特点................................................. ............................................. 1

应用................................................. ...................................... 1

功能框图............................................... ............... 1

产品亮点................................................ ........................... 1

修订历史................................................ ............................... 2

概述................................................ ......................... 3

规格................................................. .................................... 4

直流规范................................................ ......................... 4

交流规范................................................ .......................... 5

数规格................................................ ................... 6

开关规格................................................ .............. 7

时序规格................................................ .................. 8

绝对最大额定值............................................... ............. 9

热特性................................................ .............. 9

ESD注意事项................................................ .................................. 9

引脚配置和功能描述........................... 10

典型性能特征........................................... 12

等效电路................................................ ......................... 15

工作原理............................................... ....................... 16

ADC体系结构................................................ ...................... 16

模拟输入注意事项............................................... ..... 16

时钟输入注意事项............................................... ....... 18

功耗和待机模式.................................... 20

通道/芯片同步.............................................. .. 20

数字输出................................................ ........................... 21

定时................................................. ........................................ 21

噪声整形再量化器（ NSR ） ............................................ ... 22

22 ％ BW模式（ >40兆赫@ 184.32 MSPS ） ........................... 22

33 ％ BW模式（ >60兆赫@ 184.32 MSPS ） ........................... 22

MODE引脚................................................ ................................... 23

内建自测试（ BIST ）和输出测试.................................. 24

内建自测试（ BIST ） ......................................... ................... 24

输出测试模式............................................... ...................... 24

串行端口接口（ SPI ） ............................................ .................. 25

配置使用SPI .............................................. ....... 25

硬件接口................................................ ..................... 25

内存映射................................................ .................................. 26

读存储器映射寄存器表............................... 26

存储器映射寄存器表.............................................. ....... 27

存储器映射寄存器说明........................................ 29

应用信息................................................ .............. 30

设计指南................................................ ...................... 30

外形尺寸................................................ ....................... 31

订购指南................................................ .......................... 31

修订历史

10月9日 - 修订版0 ：初始版

第0版|第32 2

AD6642

概述

的AD6642是一个11位， 200 MSPS ，双通道的中间

频（IF ）接收器，专门设计用于支持多

天线系统在电信应用中的高

动态范围性能，低功耗和小尺寸是期望的。

该装置由两个高性能模拟 - 数字

转换器（ADC ）和噪声整形再量化器（ NSR ）数字

块。每个ADC由多级，差分流水线

架构，并集成了输出纠错逻辑。该

ADC具有宽带宽开关电容采样

网络内的差分流水线的第一个阶段。一

集成基准电压源可简化设计。占空

循环稳定器（ DCS）用来补偿变化ADC的

时钟占空比，使转换器保持出色

性能。

每个ADC的输出内部连接到NSR模块。该

集成NSR电路能够提高信噪比（SNR）

在一个较小的频带的奈奎斯特带宽内。该

设备支持两种不同的输出模式通过所述可选择的

外部MODE引脚或SPI 。

有NSR功能启用时，所述ADC的输出是

处理使得AD6642支持增强的SNR

奈奎斯特带宽内的有限部分表现

同时保持一个11位的输出分辨率。对NSR模块

可以被编程，以提供任一22 ％的带宽或

采样时钟的33％。例如，对于一个采样时钟速率

185 MSPS时， AD6642可以实现高达75.5 dBFS的SNR为

在22％的模式和高达73.7 dBFS的40MHz的带宽

信噪比为在33 ％模式60 MHz的带宽。

有NSR块被禁用时，ADC数据被直接提供给

输出为11位分辨率。在AD6642可以实现

高达66.5 dBFS的SNR为整个奈奎斯特带宽时，

在此模式下操作。这使得在所使用的AD6642

电信应用，例如数字预失真

其中，带宽更宽期望观测路径。

数字信号处理后，复用的输出数据是

路由到两个11位输出端口，使得最大

数据速率为400 Mbps的（ DDR ）。这些输出设置为1.8 V

LVDS和支持ANSI -644电平。

在AD6642接收器进行数字化广泛的IF频率范围。

每个接收器被设计用于同时接收一个单独的

天线。该IF采样架构大大降低了康波

新界东北成本和复杂性与传统的模拟比较

技术或更少的集成数字的方法。

灵活的省电选项可显著降低功耗。

编程器设置和控制完成

采用3线SPI兼容串行接口与众多

模式，支持板级系统测试。

在AD6642可在无铅/符合RoHS标准， 144球，

10毫米× 10毫米芯片规模封装的球栅阵列（ CSP_BGA ）

并在-40 °C工业级温度范围

至+ 85°C 。

第0版|第32 3

AD6642

特定网络阳离子

DC特定网络阳离子

AVDD = 1.8 V ， DRVDD = 1.8 V，F

= 185 MSPS ， 1.75 V pp差分输入， VIN = -1.0 dBFS的差分输入和默认SPI ，除非

另有说明。

表1中。

参数

决议

准确性

无失码

偏移误差

增益误差

微分非线性（ DNL ）

积分非线性（ INL ）

配合特性

偏移误差

增益误差

温度漂移

偏移误差

增益误差

模拟量输入

输入范围

输入共模电压

输入电阻（差分）

输入电容

电源

电源电压

AVDD

DRVDD

电源电流

AVDD1

DRVDD1

（ 1.8 V LVDS ）

耗电量

正弦波输入

待机功耗

掉电电源

温度

满

民

典型值

最大

单位

位

4.5

保证

±3

±0.1

±0.2

2.5

±1

7.4

±7

±0.5

8.3

±3

％ FSR

最低位

％ FSR

PPM /°C的

2.4

1.4

1.75

0.9

2.0

V P-P

kΩ

满

1.7

1.8

265

619

4.5

1.9

291

684

衡量一个10 MHz时， 0 dBFS的正弦波，具有100 Ω终端上的每个LVDS输出对。

输入电容指一个差分输入引脚与AGND之间的有效电容。

待机功率是衡量一个DC输入和CLKX引脚无效（设置为AVDD或AGND ）。

第0版|第32 4

AD6642

AC规格

AVDD = 1.8 V ， DRVDD = 1.8 V，F

= 185 MSPS ， 1.75 V pp差分输入， VIN = -1.0 dBFS的差分输入和默认SPI ，除非

另有说明。

表2中。

参数

信号 - 噪声比（SNR）， -NSR禁用

= 30 MHz的

± 70兆赫

= 170兆赫

= 250兆赫

信号 - 噪声比（SNR）， -NSR ENABLED

22 ％ BW模式

± 70兆赫

= 170兆赫

= 230兆赫

33 ％ BW模式

± 70兆赫

= 170兆赫

= 230兆赫

信号与噪声和失真比（SINAD ）

= 30 MHz的

± 70兆赫

= 170兆赫

= 250兆赫

有效位数（ ENOB ）

= 30 MHz的

± 70兆赫

= 170兆赫

= 250兆赫

最糟糕的二次或三次谐波

= 30 MHz的

± 70兆赫

= 170兆赫

= 250兆赫

无杂散动态范围（ SFDR ）

= 30 MHz的

± 70兆赫

= 170兆赫

= 250兆赫

最差其它谐波（第四至第八）

= 30 MHz的

± 70兆赫

= 170兆赫

= 250兆赫

双音SFDR （ -7 dBFS的）

IN1

= 169兆赫，女

IN2

= 172兆赫

相声

模拟输入带宽

温度

25°C

满

25°C

民

典型值

66.5

66.1

65.5

最大

单位

dBFS的

65.7

25°C

满

25°C

满

25°C

满

25°C

满

25°C

满

25°C

满

25°C

满

25°C

满

25°C

72.8

75.5

74.4

72.8

73.7

72.6

71.0

65.5

66.3

65.6

64.3

10.6

10.7

10.6

10.3

100

800

dBFS的

位

dBc的

兆赫

71.0

64.1

10.3

请参阅AN- 835应用笔记，

了解高速ADC测试和评估，

为一组完整的定义。

串扰的测量是在155 MHz的-1 dBFS的一个通道和备用通道中没有输入。

第0版|第32 5