【数据表特点高相对精度（ INL ）：± 2 LSB（最大值）的16位微型封装为3mm ×3毫米，】,IC型号AD5689BCPZ-RL7,AD5689BCPZ-RL7 PDF资料,AD5689BCPZ-RL7经销商,ic,电子元器件-51电子网

数据表

特点

高相对精度（ INL ）：

± 2 LSB（最大值）的16位

微型封装为3mm ×3毫米， 16引脚LFCSP封装

周二：± FSR最大为0.1％

偏移误差： ± 1.5 mV（最大值）

增益误差：± FSR的最大值为0.1％

高驱动能力：20毫安， 0.5伏的电源轨

1或2 （ GAIN引脚）用户可选增益

复位至零标度或中间电平（ RSTSEL引脚）

1.8 V逻辑兼容

50MHz的SPI与回读或菊花链

低毛刺： 0.5 nV-sec表示

强劲的4千伏HBM和1.5千伏FICDM ESD额定值

低功耗： 3.3 mW的3 V

2.7 V至5.5 V电源供电

-40 ° C至+ 105 °C温度范围

逻辑

SCLK

双通道， 16位/ 12位

属于nanoDAC +

与SPI接口

AD5689/AD5687

功能框图

GND

REF

AD5689/AD5687

接口逻辑

SYNC

输入

DAC

STRING

DAC A

卜FF器

OUT

SDIN

输入

DAC

STRING

DAC B

卜FF器

OUT

SDO

POWER- ON

RESET

增益=

×1/×2

电源 -

下

逻辑

LDAC RESET

RSTSEL

收益

图1 。

应用

光收发器

基站功率放大器

过程控制（ PLC I / O卡）

工业自动化

数据采集系统

概述

该

AD5689/AD5687

成员

属于nanoDAC +

家人

低功耗，双通道， 16位/ 12位缓冲电压输出数字 -

模拟转换器（DAC ）。该器件包含一个增益选择引脚

给人的2.5 V （增益= 1）或5 V满量程输出（增益= 2 ）。该

AD5689/AD5687

采用2.7 V至5.5 V电源供电，是

通过设计保证单调，并且表现出小于0.1％ FSR

增益误差和1.5 mV的失调误差性能。这两款器件均

可在3毫米× 3 mm LFCSP封装和TSSOP封装。

该

AD5689/AD5687

还内置一个上电复位电路

和一个RSTSEL引脚，确保DAC输出上电

至零标度或中间电平，并一直保持到一个有效的写

发生。每个部分包含一个每通道关断功能

这降低了装置的电流消耗4微安在

3 V ，而在掉电模式。

该

AD5689/AD5687

采用多功能串行外设接口

其工作时钟速率高达50 MHz 。这两款新产品

A V

逻辑

引脚，适用于1.8 V / 3 V / 5 V逻辑。

表1.相关设备

接口

SPI

参考

国内

外

国内

外

16-Bit

AD5689R

AD5689

不适用

12-Bit

AD5687R

AD5687

AD5697R

不适用

产品亮点

高相对精度（ INL ）。

AD5689

（ 16位）： ± 2 LSB（最大值）

AD5687

（ 12位）： ± 1 LSB（最大值）

出色的直流性能。

总非调整误差： ± FSR最高0.1 ％

偏移误差： ± 1.5 mV（最大值）

增益误差：± FSR的最大值为0.1％

两种封装选择。

3毫米×3毫米16引脚LFCSP封装

16引脚TSSOP

第0版

文档反馈

一个技术的方式， P.O. 9106箱，诺伍德，MA 02062-9106 ， U.S.A.

联系电话： 781.329.4700

技术支援

www.analog.com

信息ADI公司提供的被认为是准确和可靠。然而，没有

责任承担ADI公司供其使用，也为专利或其他任何侵权行为

第三方可能导致其使用的权利。规格如有变更，恕不另行通知。没有

获发牌照以暗示或其他方式ADI公司的任何专利或专利权。

商标和注册商标均为其各自所有者的财产。

11255-001

AD5689/AD5687

特点................................................. ............................................. 1

应用................................................. ...................................... 1

功能框图............................................... ............... 1

概述................................................ ......................... 1

产品亮点................................................ ........................... 1

修订历史................................................ ............................... 2

规格................................................. .................................... 3

AC特征................................................ ........................ 4

时序特性................................................ ................ 5

菊花链和回读时序特性................ 6

绝对最大额定值............................................... ............. 8

ESD注意事项................................................ .................................. 8

引脚配置和功能描述........................... 9

典型性能特征........................................... 10

术语................................................. ................................... 15

工作原理............................................... ....................... 17

数字 - 模拟转换器（DAC ） .................................... 17

传递函数................................................ ....................... 17

DAC架构................................................ ....................... 17

数据表

串行接口................................................ ............................ 18

独立操作................................................ ................ 19

写和更新命令.............................................. .... 19

菊花链运作.............................................. ............... 19

回读操作................................................ .................. 20

掉电操作.............................................. .............. 20

负载DAC （ LDAC硬件引脚） ........................................... 21

LDAC屏蔽寄存器............................................... .................. 21

硬件复位（ RESET ） ............................................. ............. 22

复位选择引脚（ RSTSEL ） ............................................ ............ 22

应用信息................................................ .............. 23

微处理器接口................................................ ....... 23

AD5689 / AD5687以ADSP -BF531接口........................... 23

AD5689 / AD5687以SPORT接口...................................... 23

布局指南................................................ ....................... 23

电气隔离接口............................................... .. 23

外形尺寸................................................ ....................... 24

订购指南................................................ .......................... 24

修订历史

2月13日 - 修订版0 ：初始版

第0版|第24 2

数据表

特定网络阳离子

AD5689/AD5687

= 2.7 V至5.5 V ; 1.8 V≤ V

逻辑

≤ 5.5 V ;所有规格牛逼

民

给T

最大

中，除非另有说明。

= 2 kΩ的;

= 200 pF的。

表2中。

参数

静态性能

AD5689

决议

相对精度

微分非线性

AD5687

决议

相对精度

微分非线性

零代码错误

偏移误差

满量程误差

增益误差

总非调整误差

失调误差漂移

增益温度COEF网络cient

直流电源抑制比

直流串扰

民

典型值

最大

单位

测试条件/评论

±1

±2

±3

±1

位

最低位

位

最低位

％ FSR的

μV/°C

PPM

mV / V的

μV / MA

GAIN = 2

增益= 1

通过设计保证单调

±0.12

0.4

+0.1

+0.01

±0.02

±0.01

±1

0.15

±2

±3

±2

±1

1.5

±1.5

±0.1

±0.2

通过设计保证单调

载入DAC寄存器全0

载入DAC寄存器全1

增益= 2; TSSOP

增益= 1; TSSOP

对FSR /°C的

DAC编码=中间值，V

= 5 V ± 10%

由于单声道，满量程输出变化

由于负载电流变化

由于断电（每通道）

增益= 1

增益= 2;参见图23

= ∞

= 1 kΩ

5 V± 10 ％， DAC编码=中间值;

-30毫安≤我

OUT

= 30毫安

3 V± 10 ％， DAC编码=中间值;

-20毫安≤我

OUT

= 20毫安

见图23

走出掉电模式; V

= 5 V

REF

= V

逻辑

= 5.5 V ，增益= 1

REF

= V

逻辑

= 5.5 V ，增益= 2

增益= 1

GAIN = 2

增益= 1

GAIN = 2

每个引脚

输出特性

输出电压范围

容性负载稳定性

阻性负载

负载调整率

REF

2 × V

REF

kΩ

μV / MA

kΩ

短路电流

负载阻抗的Rails

开机时间

参考输入

参考电流

基准电压输入范围

参考输入阻抗

逻辑输入

输入电流

低输入电压（V

INL

)

输入高电压（V

INH

)

引脚电容

2.5

180

±2

0.3 × V

逻辑

0.7 × V

逻辑

第0版|第24 3

AD5689/AD5687

参数

逻辑输出（ SDO ）

输出低电压（V

)

输出高电压（V

)

浮态输出电容

电源要求

逻辑

普通模式

所有的省电模式

数据表

民

典型值

最大

0.4

逻辑

0.4

1.8

2.7

REF

+ 1.5

0.59

5.5

0.7

单位

测试条件/评论

SINK

= 200

μA

来源

= 200

μA

增益= 1

GAIN = 2

= V

, V

= GND ，V

= 2.7 V至5.5 V

-40 ° C至+ 85°C

-40 ° C至+ 105°C

与输出测试DC规格卸载，除非另有说明。上止带= 10 mV的;它仅存在于当V

REF

= V

增益= 1或当V

REF

/2 =

具有增益= 2线性度使用256的缩小代码范围计算65280 （ AD5689 ）和12 4080 （ AD5687 ）。

通过设计和特性保证;未经生产测试。

信道A可具有高达30毫安的输出电流。类似地，通道B可以具有高达30毫安的输出电流，最高到110℃的结温。

= 5 V的设备包括电流限流的目的是在临时过载条件下保护他们。结温可以在超过

电流限制，但操作上面规定的最高工作结温会影响器件的可靠性。

当拉伸在任一轨道时，输出电压裕量，负载电流相对于该导轨上，通过输出的25 Ω典型沟道电阻的限制

设备。例如，下沉1毫安，最小输出电压= 25 Ω × 1毫安= 25毫伏时（参见图23）。

初始精度焊接准备回流为± 750 μV ;输出电压包括预漂移的影响。

接口无效。两个DAC活跃。 DAC输出卸载。

两个DAC掉电。

AC特性

= 2.7 V至5.5 V ;

= 2 kΩ到GND ;

= 200 pF到GND ; 1.8 V≤ V

逻辑

≤ 5.5 V ;所有规格牛逼

民

给T

最大

中，除非另有

指出。温度范围= -40 ° C至+ 105 ° C，一般在25 ℃。通过设计和特性保证，未经生产测试。

表3中。

参数

输出电压建立时间

AD5689

AD5687

压摆率

数模转换毛刺脉冲

数字馈通

数字串扰

模拟串扰

DAC至DAC串扰

总谐波失真（ THD ）

输出噪声谱密度（ NSD ）

输出噪声

信号 - 噪声比（ SNR）的

无杂散动态范围（ SFDR ）

信号与噪声和失真比

（ SINAD ）

民

典型值

0.8

0.5

0.13

0.1

0.2

0.3

300

最大

单位

V / μs的

用nV-sec

纳伏/赫兹÷

μV P-P

测试条件/评论

至规模稳定在±2 LSB

1 LSB变化主进位

在环境，BW = 20 kHz时， V

= 5 V，F

OUT

= 1千赫

DAC编码=中间值， 10 kHz时，增益= 2

0.1赫兹到10赫兹

在环境，BW = 20 kHz时， V

= 5 V，F

OUT

= 1千赫

在环境，BW = 20 kHz时， V

= 5 V，F

OUT

= 1千赫

在环境，BW = 20 kHz时， V

= 5 V，F

OUT

= 1千赫

参见术语部分。

数字化产生的正弦波在1 kHz 。

第0版|第24 4

数据表

时序特性

AD5689/AD5687

所有输入信号均采用t指定

= t

= 1纳秒/ V（ 10 ％90 ％的V

）和定时从一个电压电平（V

+ V

）/ 2。参见图2 。

= 2.7 V至5.5 V ， 1.8 V≤ V

逻辑

≤ 5.5 V; V

REF

= 2.5 V.所有规格牛逼

民

给T

最大

中，除非另有说明。

表4 。

参数

开机时间

1.8 V ≤ V

逻辑

＆ LT ;

2.7 V

民

最大

4.5

2.7 V ≤ V

逻辑

≤

5.5 V

民

最大

4.5

单位

描述

SCLK周期时间

SCLK高电平时间

SCLK低电平时间

SYNC到SCLK下降沿建立时间

数据建立时间

数据保持时间

SCLK下降沿到SYNC上升沿

最小SYNC高电平时间（更新单通道或双通道）

SYNC下降沿到SCLK秋季忽视

LDAC脉冲宽度低

SCLK下降沿到LDAC上升沿

SCLK的下降沿到LDAC下降沿

RESET最小脉冲宽度低

复位脉冲激活时间

这需要退出掉电模式，进入的时间

正常操作模式; 24

时钟边沿至90％的DAC

中间电平值与输出卸载

最大SCLK频率为50兆赫在V

= 2.7 V至5.5 V ， 2.7 V≤ V

逻辑

≤ V

。通过设计和特性保证;未经生产测试。

SCLK

SYNC

SDIN

DB23

DB0

LDAC

RESET

11255-002

OUT

异步LDAC更新模式。

同步LDAC更新模式。

图2.串行写操作

第0版|第24 5